[發(fā)明專利]一種測(cè)試樣品的制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410106589.3
• 申請(qǐng)日: 2014-03-20
• 公開（公告）號(hào): CN103887150A
• 公開（公告）日: 2014-06-25
• 發(fā)明（設(shè)計(jì)）人: 陳強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;G01R31/26
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種測(cè)試樣品的制備方法。

背景技術(shù)

在半導(dǎo)體芯片進(jìn)行失效分析的時(shí)候，常常需要對(duì)芯片上的幾個(gè)Pad之間，或幾組Pad之間進(jìn)行電性測(cè)試，然后在添加外加電壓的狀況下，使用光發(fā)射顯微鏡等設(shè)備進(jìn)行失效點(diǎn)的定位。

但是現(xiàn)有技術(shù)中FA的電測(cè)試設(shè)備和失效點(diǎn)定位設(shè)備多數(shù)是使用四根探針的探針臺(tái)，因此對(duì)于需要連接四個(gè)Pad以內(nèi)的情況，可以使用探針臺(tái)直接進(jìn)行。

但對(duì)于需要連接四個(gè)以上Pad的情況，目前有兩種方法。種是在分析設(shè)備上使用探針卡，但是這種方法成本很高，探針卡的準(zhǔn)備周期很長，并不適用于失效分析，并且對(duì)于封裝中取出的芯片也不好操作。另一種方法是對(duì)樣品進(jìn)行焊線或再次焊線（re-bonding）（如圖1和圖2），但這種方法必須使用焊線設(shè)備，成本高且制樣時(shí)間長，并且容易損傷樣品。

中國專利（CN103441096A）提出一種半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的測(cè)試結(jié)構(gòu)，由測(cè)試平臺(tái)通過從MOSFET引出的焊墊對(duì)MOSFET進(jìn)行測(cè)試，該結(jié)構(gòu)包括：MOSFET和金屬引線，還包括：兩個(gè)源極pad：分別通過金屬引線連接至MOSFET的兩個(gè)源極；一個(gè)漏極pad，通過金屬引線連接至MOSFET的漏極；一個(gè)柵極pad，通過金屬引線連接至MOSFET的柵極；一個(gè)電壓感應(yīng)pad，通過金屬引線連接至MOSFET的漏極。本發(fā)明還提供了一種MOSFET的測(cè)試方法，所述測(cè)試結(jié)構(gòu)及測(cè)試方法提高了MOSFET測(cè)試準(zhǔn)確性。

該專利主要解決了針對(duì)擁有4個(gè)以內(nèi)Pad的MOSFET，但并未涉及多于4個(gè)Pad的情況。

中國專利（CN102468134A）公開了一種封裝基板以及芯片封裝結(jié)構(gòu)。該專利的封裝基板可用以承載一芯片，該封裝基板包含一柔性介電層、多根引腳、多根引腳以及多個(gè)標(biāo)記。該柔性介電層定義有一芯片接合區(qū)，用以設(shè)置該芯片。該多根引腳以及該多根引腳設(shè)置于該柔性介電層上，并分別由該芯片接合區(qū)內(nèi)向外延伸。該多個(gè)標(biāo)記位于芯片接合區(qū)內(nèi)，并對(duì)應(yīng)該多根引腳設(shè)置于該柔性介電層上。其中，該多根引腳中的每M根引腳成為一引腳組，并且若干該等引腳位于各該引腳組之間，M是正整數(shù)。

該專利主要是通過探針卡接觸來進(jìn)行電性失效分析，但這種方法成本很高，探針卡的準(zhǔn)備周期很長，并不適用于失效分析。

發(fā)明內(nèi)容

本發(fā)明提供一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，將一芯片固定在基座上，并通過銀膠將芯片上的若干個(gè)Pad和基座上的導(dǎo)電膠帶相連，特別對(duì)于四個(gè)以上Pad需要連接后進(jìn)行電性測(cè)試分析的樣品，具有易操作、耗時(shí)極短、成本低等特點(diǎn)，從而可以大大降低電性失效分析的周期，為提高產(chǎn)品質(zhì)量和可靠性提供幫助。

本發(fā)明記載了一種測(cè)試樣品的制備方法，應(yīng)用于電性失效分析中，其中，所述方法包括：

S1：提供一設(shè)置有若干Pad的芯片；

S2：將所述芯片固定在一基板的上表面；

S3：在所述芯片周圍的基板上表面設(shè)置至少2條導(dǎo)電膠帶；

S4：在所述芯片上表面全覆蓋一有機(jī)層；

S5：選出若干待測(cè)Pad，并分別將若干所述待測(cè)Pad上方的有機(jī)層去除，形成若干涂覆區(qū)；

S6：將一導(dǎo)電銀膠涂覆在若干所述涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使所述若干待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶均導(dǎo)電連通；

S7：在所述芯片上方再次覆蓋一有機(jī)層；

S8：從剩余的若干Pad中，再次選出若干待測(cè)Pad，并分別將該若干待測(cè)Pad上方的所有有機(jī)層去除，再次形成若干涂覆區(qū)；

S9：將一導(dǎo)電銀膠涂覆在S8中形成的涂覆區(qū)和相對(duì)應(yīng)的導(dǎo)電膠帶的上表面，使在S8中選出的待測(cè)Pad和相對(duì)應(yīng)的導(dǎo)電膠帶導(dǎo)電連通；

S10：當(dāng)導(dǎo)電膠帶的數(shù)量等于2時(shí)，測(cè)試樣品制備完成；

當(dāng)導(dǎo)電膠帶的數(shù)量大于2時(shí)，重復(fù)S7、S8、S9直至每條所述導(dǎo)電膠帶都與相對(duì)應(yīng)待測(cè)Pad導(dǎo)電連通，完成測(cè)試樣品的制備。

上述制備方法，其中，步驟S2中，采用熱熔膠或雙面膠將所述芯片固定在所述基板的上表面。

上述制備方法，其中，所述基板的材質(zhì)為玻璃或塑料。

上述制備方法，其中，所述導(dǎo)電膠帶為銅膠帶或鋁膠帶。

上述制備方法，其中，通過激光轟擊去除S5和S8中若干待測(cè)Pad上方的有機(jī)層，從而形成所述涂覆區(qū)。

上述制備方法，其中，選取距離所述涂覆區(qū)最近的導(dǎo)電膠帶作為其相對(duì)應(yīng)的導(dǎo)電膠帶。

上述制備方法，其中，根據(jù)電性失效測(cè)試的工藝要求設(shè)定導(dǎo)電膠帶的數(shù)量。