[發明專利]封裝件上芯片結構和方法

有效

• 申請號: 201410106015.6
• 申請日: 2014-03-20
• 公開（公告）號: CN104600064B
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 余振華;葉德強;余國寵;洪瑞斌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L21/98
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

提供了一種用于封裝半導體器件的系統和方法。實施例包括：在載體晶圓上方形成通孔，以及在載體晶圓上方并且在第一兩個通孔之間附接第一管芯。在載體晶圓上方并且在第二兩個通孔之間附接第二管芯。封裝第一管芯和第二管芯，以形成第一封裝件，并且至少一個第三管芯連接至第一管芯或第二管芯。第二封裝件在至少一個第三管芯上方連接到第一封裝件。本發明還提供了封裝件上芯片結構和方法。

相關申請的交叉引用

本申請要求于2013年10月30日提交的標題為“InFO-Chip on Package Structureand Method”的美國臨申請第61/897,695號的優先權，其全部內容結合于此作為參考。

技術領域

本發明一般地涉及半導體技術領域，更具體地，涉及半導體器件及其封裝方法。

背景技術

自發明集成電路（IC）以來，由于各種電子部件（即，晶體管、二極管、電阻器、電容器等）的集成度的持續提高，半導體工業經歷了快速發展。在大多數情況下，集成密度的這種提高來自最小部件尺寸的不斷減小，這允許更多組件被集成到給定區域中。

事實上，這些集成度提高基本是二維（2D）的，這是因為集成部件所占用的體積基本位于半導體晶圓的表面上。雖然光刻中的顯著提高已導致了2D IC形成過程中的相當大的提高，但是存在對以二維可以實現的密度的物理限制。這些限制之一是制造這些部件所需要的最小尺寸。而且，當更多器件置于一個芯片內時，要求更復雜的設計。

在進一步增加電路密度的嘗試中，已經研究了三維（3D）IC。在典型的3D IC形成工藝中，兩個管芯接合在一起，并且在每個管芯和襯底上的接觸焊盤之間形成電連接。例如，一種嘗試涉及將兩個管芯中的一個接合至另一個的頂部上。然后，將堆疊的管芯接合至載體襯底上，并且接合引線將每個管芯上的接觸焊盤電連接至載體襯底上的接觸焊盤。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體器件，包括：第一半導體器件，具有硅通孔；第二半導體器件，不具有硅通孔；再分布層，與所述第一半導體器件、所述第二半導體器件、和所述通孔電連接；第三半導體器件，位于所述第一半導體器件上方，所述第三半導體器件包括連接至所述硅通孔的電連接件；以及封裝件，連接至所述通孔，其中，所述第三半導體器件位于所述第一半導體器件和所述封裝件之間。

在該半導體器件中，所述第三半導體器件是第一存儲器件。

在該半導體器件中，所述封裝件進一步包括帶寬小于所述第一存儲器件的帶寬的第二存儲器件。

在該半導體器件中，所述第三半導體器件進一步包括多個存儲器管芯。

該半導體器件進一步包括：第四半導體器件，連接至所述第二半導體器件，并且位于所述第二半導體器件和所述封裝件之間。

在該半導體器件中，所述第一半導體器件包括存儲控制器。

根據本發明的另一方面，提供了一種用于封裝半導體器件的方法，所述方法包括：在載體晶圓上方形成通孔；在所述載體晶圓上方附接第一管芯，所述第一管芯包括多個硅通孔；在所述載體晶圓上方附接第二管芯；密封所述第一管芯、所述第二管芯、和所述通孔，以形成第一封裝件；去除所述載體晶圓；將第三管芯連接至所述第一封裝件的第一面，其中，所述第三管芯電連接至所述多個硅通孔；以及將第二封裝件連接至所述第一封裝件的第一面，其中，所述第三管芯位于所述第一管芯和所述第二封裝件之間。

該方法進一步包括：將第四管芯連接至所述第一封裝件的所述第一面，其中，所述第四管芯電連接至所述第二管芯。

在該方法中，連接所述第三管芯進一步包括：將管芯的疊層連接至所述第一封裝件的第一面。

該方法進一步包括：將第四管芯連接至所述第一封裝件的第一面，其中，所述第四管芯電連接至所述第二管芯。