[發明專利]LDO電路

有效

• 申請號: 201410098539.5
• 申請日: 2014-03-17
• 公開（公告）號: CN103838290A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 徐光磊
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及線性穩壓器技術領域，特別涉及一種LDO電路。

背景技術

低壓差線性穩壓器（low?dropout?regulator，簡稱LDO）能夠產生經過調節的輸出電壓為芯片提供電源，目前廣泛應用于系統級芯片(System-on-a-Chip，簡稱SoC)中。低壓差線性穩壓器根據其是否需要旁路電容可以分為普通型LDO電路和無電容型LDO電路（capacitorless?LDO），普通型LDO電路一般需要一個或兩個旁路電容，而無電容型LDO電路一般不需要旁路電容。傳統的capacitorless?LDO電路一般由差分放大器、功率MOS管和電阻等部分組成，差分放大器、功率MOS管和電阻組成的反饋回路用來保持輸出電壓的穩定。通常的，傳統的LDO電路還包括用于實現補償效果的補償電阻和密勒電容以保證LDO電路的穩定性。

請參考圖1，其為現有技術的capacitorless?LDO電路的結構示意圖。如圖1所示，現有的capacitorless?LDO電路100包括差分放大器A1、功率輸出PMOS晶體管mp10、補償電阻Rm1、密勒電容Cc1、反饋電阻R11和R12，其中，功率輸出PMOS晶體管mp10的源極與電源電壓VDD連接，反饋電阻R11和R12串聯在功率輸出PMOS晶體管mp10的漏極與地之間，差分放大器A1的反向輸入端連接一參考電壓Vref，差分放大器A1的正向輸入端連接于所述反饋電阻R11和R12之間，差分放大器A1的輸出端與功率輸出PMOS晶體管mp10的柵極連接，功率輸出PMOS晶體管mp10的漏極與反饋電阻R11連接，功率輸出PMOS晶體管mp10的漏極與反饋電阻R11之間形成第二節點N2，補償電阻Rm1和密勒電容Cc1相互串聯并位于所述第二節點N2與差分放大器A1的輸出端之間，所述第二節點N2與所述capacitorless?LDO電路100的輸出端連接，所述capacitorless?LDO電路100的輸出端通常與一負載電容CL1連接，所述負載電容CL1的電容量可以為0。

所述capacitorless?LDO電路100的工作原理如下：capacitorless?LDO電路100根據輸入的參考電壓Vref產生輸出電壓VOUT，輸出電壓VOUT經過反饋電阻R11和R12分壓之后為差分放大器A1的同向輸入端提供反饋電壓VFB，所述反饋電壓VFB的表達式為：

VFB=〔R12÷（R11＋R12）〕×VOUT；

差分放大器A1將參考電壓Vref和反饋電壓VFB進行比較得到差值ΔV并將差值ΔV放大后得到ΔVmax，ΔVmax用于驅動所述功率輸出PMOS晶體管mp10的柵極，從而改變通過功率輸出PMOS晶體管mp10的電流，使得參考電壓Vref與反饋電壓VFB近似相等，進而使得輸出電壓VOUT的電壓值趨于恒定。

然而，所述capacitorless?LDO電路100在應用過程中發現，當負載電流發生比較大的變化時其性能不穩定。所述capacitorless?LDO電路100性能不穩定的原因在于，負載電流發生比較大的變化時所述capacitorless?LDO電路100的零點沒有隨著第二極點同向移動，由于零點沒能很好的跟蹤第二極點的變化，因此對于穩定性造成了不良影響。如圖1所示，當負載電流發生比較大的變化第二極點將由低頻移動到高頻，而所述capacitorless?LDO電路100的零點并沒有發生變化，因此，第二極點由低頻轉移到高頻使得所述capacitorless?LDO電路100的穩定性變差。若負載電流在瞬間急劇增大，會直接影響所述capacitorless?LDO電路100的正常工作。

因此，如何解決現有的capacitorless?LDO電路在負載電流急劇變化時性能不穩定的問題成為當前亟需解決的技術問題。

發明內容

本發明的目的在于提供一種LDO電路，以解決現有的capacitorless?LDO電路在負載電流急劇變化時性能不穩定的問題。

為解決上述技術問題，本發明提供一種LDO電路，所述LDO電路包括：差分放大器、功率輸出PMOS晶體管、電流鏡單元、第一電阻和第二電阻；