[發(fā)明專利]產(chǎn)品測(cè)試電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410098499.4
• 申請(qǐng)日: 2014-03-17
• 公開(kāi)（公告）號(hào): CN103837823A
• 公開(kāi)（公告）日: 2014-06-04
• 發(fā)明（設(shè)計(jì)）人: 程軍軍
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種產(chǎn)品測(cè)試電路。

背景技術(shù)

半導(dǎo)體芯片在生產(chǎn)完成之后，通常需要對(duì)半導(dǎo)體芯片進(jìn)行一系列的性能測(cè)試，例如晶圓可靠性測(cè)試（Wafer?Acceptance?Test,WAT）等。為了檢測(cè)所述半導(dǎo)體芯片的某一性能參數(shù)，通常需要在針卡（Prober?Card）上固定相應(yīng)的電器元件，組成測(cè)試電路對(duì)所述半導(dǎo)體芯片進(jìn)行相應(yīng)的測(cè)試。

然而，傳統(tǒng)的測(cè)試電路十分復(fù)雜，具有很多電路元件，若出現(xiàn)問(wèn)題時(shí)，除錯(cuò)過(guò)程將十分復(fù)雜和困難；此外，一個(gè)傳統(tǒng)的測(cè)試電路也十分占據(jù)面積，由于針卡的面積十分有限，因此一個(gè)針卡上無(wú)法固定多個(gè)測(cè)試電路，即無(wú)法實(shí)現(xiàn)對(duì)半導(dǎo)體芯片進(jìn)行多晶（Die）測(cè)試，若需要進(jìn)行多晶測(cè)試，則需要使用大量的針卡，不利于降低生產(chǎn)成本。

因此，本領(lǐng)域技術(shù)人員應(yīng)盡快上述存在的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種產(chǎn)品測(cè)試電路，具有結(jié)構(gòu)簡(jiǎn)單，占用面積小等優(yōu)點(diǎn)。

為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種產(chǎn)品測(cè)試電路，用于對(duì)半導(dǎo)體芯片進(jìn)行性能測(cè)試，所述電路包括：

脈沖電路，用于提供脈沖信號(hào)；

測(cè)試電路，根據(jù)所述脈沖信號(hào)對(duì)所述半導(dǎo)體芯片進(jìn)行性能測(cè)試；

換相單元，用于對(duì)所述測(cè)試電路的電流進(jìn)行換相處理。

進(jìn)一步的，所述脈沖電路包括脈沖發(fā)生器和MOS管，所述脈沖發(fā)生器一端與所述MOS管的柵極相連，所述MOS管的漏極接地，所述MOS管的源極連接一測(cè)試端SR1。

進(jìn)一步的，所述測(cè)試電路包括一電源和電容，所述電源和電容并聯(lián)，且所述電源和電容的負(fù)極均接地，所述電源和電容的正極連接另一測(cè)試端SR2。

進(jìn)一步的，所述換相單元設(shè)于所述測(cè)試電路中，連接在所述電源和MOS管或電容和MOS管之間。

進(jìn)一步的，所述換相單元為單刀雙擲MOS開(kāi)關(guān)。

進(jìn)一步的，所述半導(dǎo)體芯片連接于所述測(cè)試端SR1和測(cè)試端SR2之間。

進(jìn)一步的，所述產(chǎn)品測(cè)試電路用于對(duì)半導(dǎo)體芯片的電流進(jìn)行檢測(cè)。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在：產(chǎn)品測(cè)試電路包括脈沖電路、測(cè)試電路和換相單元，其電路結(jié)構(gòu)簡(jiǎn)單，占用面積較小，可以固定多個(gè)產(chǎn)品測(cè)試電路在針卡上，實(shí)現(xiàn)對(duì)半導(dǎo)體芯片的多晶測(cè)試，有利于降低生產(chǎn)成本，若產(chǎn)品測(cè)試電路出現(xiàn)問(wèn)題時(shí)，也十分容易進(jìn)行問(wèn)題分析，提高工作效率。

附圖說(shuō)明

圖1為本發(fā)明一實(shí)施例中產(chǎn)品測(cè)試電路的電路示意圖。

具體實(shí)施方式

下面將結(jié)合示意圖對(duì)本發(fā)明的產(chǎn)品測(cè)試電路進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。

為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。

請(qǐng)參考圖1，在本實(shí)施例中，提出了一種產(chǎn)品測(cè)試電路，用于對(duì)半導(dǎo)體芯片進(jìn)行性能測(cè)試，所述電路包括：

脈沖電路，用于提供脈沖信號(hào)；

在本實(shí)施例中，所述脈沖電路包括脈沖發(fā)生器PG和MOS管M，所述脈沖發(fā)生器PG一端與所述MOS管M的柵極相連，所述MOS管M的漏極接地，所述MOS管M的源極連接一測(cè)試端SR1+或者SR1-；所述脈沖發(fā)生器PG可以根據(jù)具體需求發(fā)送具有預(yù)定脈沖寬度、時(shí)間的脈沖信號(hào)，脈沖信號(hào)能夠使所述MOS管M按照脈沖信號(hào)的脈沖寬度和時(shí)間等進(jìn)行導(dǎo)通。

測(cè)試電路，根據(jù)所述脈沖信號(hào)對(duì)所述半導(dǎo)體芯片進(jìn)行性能測(cè)試；