[發明專利]指令仿真處理器、方法和系統

在審

• 申請號: 201410098131.8
• 申請日: 2014-03-17
• 公開（公告）號: CN104049948A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: W·C·拉什;M·G·迪克森;Y·A·圣地亞哥
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/455
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張欣

1.一種處理器，包括：

解碼器，用于接收具有給定操作碼的第一指令，所述解碼器包括：

檢查邏輯單元，用于檢查所述給定操作碼是具有第一含義還是具有第二含義；

解碼邏輯單元，用于在所述給定操作碼具有所述第一含義時解碼所述第一指令并輸出一個或多個相應的控制信號；

仿真引發邏輯單元，用于在所述給定操作碼具有所述第二含義時，使用和所述第一指令屬于相同指令集的一個或多個指令的集合來引發對所述第一指令的仿真；以及

解碼后指令處理邏輯單元，用于處理從和所述第一指令屬于相同指令集的所述一個或多個指令的集合中的指令導出的至少一個控制信號，其中所述解碼后指令處理邏輯單元用于在仿真中和不在仿真中不同地處理所述至少一個控制信號,

其中，所述處理器用于允許通過所述至少一個控制信號在仿真中時與不在仿真中時不同地訪問資源和信息中的一者。

2.如權利要求1所述的處理器，其特征在于，所述第二含義比所述第一含義老。

3.如權利要求2所述的處理器，其特征在于，所述第二含義包括具有被棄用狀態的操作碼定義。

4.如權利要求1所述的處理器，還包括與所述解碼器耦合的存儲位置，用于存儲所述給定操作碼是具有第一含義還是第二含義的指示，并且其中所述檢查邏輯單元用于檢查所述存儲位置以確定所述指示。

5.如權利要求4所述的處理器，其特征在于，所述存儲位置是程序加載器模塊可訪問的，以允許所述程序加載器模塊將所述指示存儲在所述存儲位置中。

6.如權利要求4所述的處理器，其特征在于，還包括與所述存儲位置耦合的邏輯單元，用于將來自所述存儲位置的所述指示存儲到處理器特性寄存器中，其中所述處理器特性寄存器可由所述第一指令的所述相同指令集中的處理器特性標識指令所讀取。

7.如權利要求4所述的處理器，其特征在于，還包括與所述解碼器相耦合的多個存儲位置，用于存儲多個指示，所述指示中的每一個對應于多個操作碼中的不同操作碼，所述指示中的每一個用于指示每個對應操作碼是具有第一含義還是第二含義。

8.如權利要求1所述的處理器，其特征在于，所述引發仿真的邏輯單元用于設定仿真模式。

9.如權利要求1所述的處理器，其特征在于，還包括與所述解碼器耦合的仿真邏輯單元，所述仿真邏輯單元用于當所述給定操作碼具有所述第二含義時，響應于所述仿真引發邏輯單元引發了仿真，向所述解碼器提供所述一個或多個指令的集合以仿真所述第一指令。

10.如權利要求1所述的處理器，其特征在于，所述處理器用于在仿真中時與不在仿真中時不同地處理和所述至少一個控制信號對應的異常情況。

11.如權利要求1所述的處理器，其特征在于，所述處理器不使用微代碼來實現所述指令集中的任何指令。