[發(fā)明專利]基于內(nèi)存管理單元MMU的統(tǒng)一內(nèi)外存架構(gòu)

有效

• 申請?zhí)枺?/td>: 201410095774.7
• 申請日: 2014-03-14
• 公開（公告）號: CN103927130A
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計）人: 賈智平;張磊;凌琨
• 申請（專利權(quán)）人: 山東大學(xué)
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 濟南圣達知識產(chǎn)權(quán)代理有限公司 37221
• 代理人: 張勇

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于內(nèi)存管理單元MMU的統(tǒng)一內(nèi)外存架構(gòu)。

背景技術(shù)

在傳統(tǒng)的計算機存儲架構(gòu)里，計算機的存儲系統(tǒng)包括內(nèi)存和外存兩部分，內(nèi)存主要存放運行時的程序和數(shù)據(jù)，而外存用于持久性的存放程序和數(shù)據(jù)，傳統(tǒng)的計算機架構(gòu)參見附圖1。當(dāng)加載執(zhí)行某個程序時，所用時間為：

Tload=Tmem+TIO]]>????????????????①

其中，Tmem為訪問內(nèi)存獲取要加載程序在外存存放的信息所用的時間，為訪問外存的I/O操作所用時間，且影響系統(tǒng)的整體性能。

目前主要的存儲器有多種，DRAM作為傳統(tǒng)計算機體系里的內(nèi)存，具有讀寫速度快的特性，但掉電會丟失；Nand?Flash通常作為嵌入式設(shè)備的外存，具有存儲容量大的特點，但寫操作前需要進行擦除操作，讀速度不快；而Nor?Flash主要作為芯片內(nèi)執(zhí)行（XIP）的存儲器，讀速度較快，但是寫操作耗時長，也需要進行擦除操作，擦除操作耗時較長；相變存儲器（PCM）作為一種新型存儲器擁有類似Flash存儲器的非易失性，同時具備較快的讀速度，可以作為XIP，有優(yōu)于Flash的寫速度，寫操作無需擦除操作，可直接修改數(shù)據(jù)，且具有功耗低的特點。

傳統(tǒng)的MMU，主要包括兩個方面的功能：

1、將線性地址映射成物理地址。現(xiàn)代操作系統(tǒng)大部分是多用戶多進程，需要使用MMU機制，才能保證每個進程擁有自己獨立的地址空間。對每個運行的進程來說只能看到自己的內(nèi)存執(zhí)行空間，是一段線性和連續(xù)的內(nèi)存空間；而對操作系統(tǒng)而言，需要管理進程的內(nèi)存空間，最大化內(nèi)存的使用率，同一進程的內(nèi)存空間未必連續(xù)。例如，進程A的執(zhí)行地址為0x20000，進程B的執(zhí)行地址為0x20000，雖然執(zhí)行地址一樣，但是經(jīng)過MMU的映射后，在進程A,B在內(nèi)存的執(zhí)行地址不同。

2、提供硬件機制的內(nèi)存訪問授權(quán)。在一些低端的MCU上，不存在MMU，程序可以訪問任意地址空間，包括一些芯片寄存器地址，這給芯片的正常運行造成潛在的威脅；在多用戶多進程的系統(tǒng)中，當(dāng)一個進程正在執(zhí)行時，對其他進程的執(zhí)行空間進行有意或無意的破壞或訪問，可能造成其他進程的執(zhí)行錯誤或產(chǎn)生安全問題，甚至?xí)斐上到y(tǒng)內(nèi)核的損壞，造成系統(tǒng)的崩潰。因此，現(xiàn)代計算機需要提供MMU，保護系統(tǒng)和進程。MMU可以提高系統(tǒng)的安全性和穩(wěn)定性，同時更容易檢測應(yīng)用程序產(chǎn)生的錯誤，如堆棧溢出，指針訪問錯誤；MMU保證系統(tǒng)不會因為一個進程的錯誤而影響系統(tǒng)的正常運行。

傳統(tǒng)的MMU主要由軟件實現(xiàn)地址映射，由軟件完成映射操作，會增加一定程度的系統(tǒng)開銷，而本發(fā)明設(shè)計了一種基于軟硬件協(xié)同技術(shù)的MMU機制，利用FPGA技術(shù)改善系統(tǒng)性能和提高穩(wěn)定性。

發(fā)明內(nèi)容

本發(fā)明的目的就是為了解決上述問題，提供一種基于內(nèi)存管理單元MMU的統(tǒng)一內(nèi)外存架構(gòu)，它使用多種類型的存儲器作為統(tǒng)一內(nèi)外存架構(gòu)下混合存儲器，用于存放數(shù)據(jù)和執(zhí)行程序，利用不同存儲器的特點，為系統(tǒng)提供性能好、能耗低的存儲功能。

為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種基于內(nèi)存管理單元MMU的統(tǒng)一內(nèi)外存架構(gòu)，包括處理器，所述處理器與內(nèi)存管理單元MMU通信，所述內(nèi)存管理單元MMU與外部設(shè)備通信，

所述內(nèi)存管理單元MMU包括管理模塊和存儲器控制模塊；所述外部設(shè)備包括DDR3SDRAM和PCM；

所述管理模塊包括內(nèi)存映射模塊、內(nèi)存保護模塊和動態(tài)數(shù)據(jù)管理模塊；所述內(nèi)存映射模塊包括彼此通信的地址映射模塊和映射表，所述內(nèi)存保護模塊和動態(tài)數(shù)據(jù)管理模塊均接收地址映射模塊發(fā)送的數(shù)據(jù)；

所述存儲器控制模塊包括DDR3SDRAM控制器和PCM控制器，所述存儲器控制模塊接收內(nèi)存保護模塊和動態(tài)數(shù)據(jù)管理模塊發(fā)出來的數(shù)據(jù)，所述DDR3SDRAM控制器與外部設(shè)備DDR3SDRAM連接，所述PCM控制器與外部設(shè)備PCM連接。