[發明專利]基于內存管理單元MMU的統一內外存架構

有效

• 申請號: 201410095774.7
• 申請日: 2014-03-14
• 公開（公告）號: CN103927130A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 賈智平;張磊;凌琨
• 申請（專利權）人: 山東大學
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 張勇

1.一種基于內存管理單元MMU的統一內外存架構，其特征是，包括處理器，所述處理器與內存管理單元MMU通信，所述內存管理單元MMU與外部設備通信，

所述內存管理單元MMU包括管理模塊和存儲器控制模塊；所述外部設備包括DDR3SDRAM和PCM；

所述管理模塊包括內存映射模塊、內存保護模塊和動態數據管理模塊；所述內存映射模塊包括彼此通信的地址映射模塊和映射表，所述內存保護模塊和動態數據管理模塊均接收地址映射模塊發送的數據；

所述存儲器控制模塊包括DDR3SDRAM控制器和PCM控制器，所述存儲器控制模塊接收內存保護模塊和動態數據管理模塊發出來的數據，所述DDR3SDRAM控制器與外部設備DDR3SDRAM連接，所述PCM控制器與外部設備PCM連接。

2.如權利要求1所述的一種基于內存管理單元MMU的統一內外存架構，其特征是，所述內存映射模塊：利用BRAM臨時存放映射表，采用兩級映射表機制，增加訪問空間，系統正常運行時，只把二級映射表放在臨時存放映射表BRAM中，把一級映射表放在外部設備PCM中；映射的數據采用多處備份，同時對存入兩級的映射表的數據進行ECC校驗；兩級的映射表均存放在外部設備PCM內，保證掉電后兩級的映射表不丟失，在上電后，從外部設備PCM中讀出二級映射表數據，裝入BRAM中；當二級映射表發生改變時，會立刻更改存放在外部設備PCM中備份的二級映射表信息，保證數據的一致性。

3.如權利要求1所述的一種基于內存管理單元MMU的統一內外存架構，其特征是，所述內存保護模塊：用于實現對內存空間的保護，當處理器正在運行時，根據程序運行時的參數，由處理器設定能夠訪問的內存空間，通過FPGA提供硬件保護機制，保證程序能夠在安全的內存范圍內運行；內存保護模塊，同時提供錯誤和異常處理功能，當進行訪存操作，若訪存地址超過允許范圍，則返回無效數據；若進行程序跳轉操作，跳轉到非安全區域，則由FPGA實現程序自動跳回指令，阻止程序跳轉到非安全區域的位置。

4.如權利要求1所述的一種基于內存管理單元MMU的統一內外存架構，其特征是，所述動態數據管理模塊：用于檢測內存數據的屬性以及基于內存數據的屬性，判斷是熱數據還是冷數據，從而決定數據的存放位置是放在DRAM還是PCM中；由于PCM的寫壽命有限，所述動態數據管理模塊通過PCM?Translation?Layer對PCM進行損耗均衡的處理；由于DDR3SDRAM需要進行刷新操作，且掉電丟失，所述動態數據管理模塊采取數據置換方案，減少異常掉電所產生的危害。在程序運行時，程序分為代碼段和數據段，數據段分為只讀數據和可讀寫數據；對代碼段和只讀數據段，更多的是進行讀取操作，這部分內容放在PCM中；而對于可讀寫的數據，需要根據數據的寫操作頻率判定數據是否為熱數據，若為熱數據，則修改它對應的映射表表項數據，把數據地址映射到DDR3SDRAM中，對該熱數據的寫操作，處理器僅修改DDR3SDRAM中的數據，而由FPGA實現對PCM中原先數據的修改，保證數據一致性，通過FPGA實現數據一致性，避免占用過多的CPU時間，提高CPU的執行效率。

5.如權利要求1所述的一種基于內存管理單元MMU的統一內外存架構，其特征是，所述存儲器控制模塊：需要根據DDR3的操作時序設計DDR3SDRAM控制器，根據PCM的操作時序設計PCM控制器；所述DDR3SDRAM控制器提供對DDR3SDRAM進行讀、寫訪問的接口和所述PCM控制器提供對PCM進行讀、寫等操作的接口。