[發明專利]一種高噪聲容限高速亞閾值存儲單元

有效

• 申請號: 201410095162.8
• 申請日: 2014-03-14
• 公開（公告）號: CN104916310B
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 黑勇;蔡江錚;陳黎明
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C11/56
• 分類號: G11C11/56
• 代理公司: 北京漢昊知識產權代理事務所(普通合伙) 11370
• 代理人: 朱海波

本發明提供了一種高噪聲容限高速亞閾值存儲單元，包括：第一反相器、第二反相器、第一反饋管、第二反饋管、第一讀寫控制部分以及第二讀寫控制部分；所述第一、第二反相器中分別包括第一、第二堆疊管，所述堆疊管的漏端和源端分別作為反相器的輸出端和虛擬輸出端；所述第一、第二讀寫控制部分連接外電路控制信號，分別包括第一、第二寫控制管和第一、第二讀寫控制管。本發明所提供的高噪聲容限高速亞閾值存儲單元通過虛擬節點的引入，有效隔離了讀數據時的外部干擾，提高了讀數據的噪聲容限，是目前已知的在300mv供電電壓下，保持噪聲容限最大的。

技術領域

本發明涉及存儲器領域，尤其涉及一種用高噪聲容限高速亞閾值存儲單元。

背景技術

醫療電子、物聯網、RFID等應用領域的興起，使得大批量的無線傳感節點被廣泛應用。這類節點的典型特點是需求數量大、系統體積小、性能要求低、功耗要求極高。存儲器占去了這類節點的很大比例的功耗，因此存儲器功耗的降低對降低整機功耗有很大幫助。SRAM作為常用的存儲器，被廣泛地研究。在目前已知的低功耗的技術中，直接降低電源電壓時最有效的方法。因此亞閾值技術近來越來越多地被研究，但是在亞閾值區域存儲單元的穩定性就會成為問題，如何提高存儲單元的穩定性，是現在面臨的挑戰。在常規6管的SRAM單元中，兩個背靠背反相器的電壓傳輸特性曲線包圍的最小面積就是最大的噪聲容限，而且當常規6管單元在讀操作的時候，讀的噪聲容限比保持的噪聲容限大大的減小。為了增加噪聲容限，斯密特結構的反相器就被引入。由于斯密特結構的很好的噪聲容限，使得SRAM單元的噪聲容限也大大變大。在保持噪聲容限增大的傳統設計中，讀的噪聲容限沒有太多的提高，而且讀的速度也被犧牲了。

因此，亟需一種能夠在增加保持噪聲容限的同時，增加讀的噪聲容限和讀的速度的存儲器件。

發明內容

本發明提供了一種高噪聲容限高速亞閾值存儲單元，該存儲單元在300mV的亞閾值電壓下具有最大的噪聲容限，并通過虛擬節點的引入和差分讀數據模式，使得讀數據速度大大提高。具體的，該電路包括：

第一反相器、第二反相器、第一反饋管、第二反饋管、第一讀寫控制部分以及第二讀寫控制部分；

所述第一、第二反相器中分別包括第一、第二堆疊管，所述堆疊管的漏端和源端分別作為反相器的輸出端和虛擬輸出端；

所述第一反相器的輸出端分別連接第二反相器的輸入端、第一讀寫控制部分的輸出端以及第一反饋管的輸入端；所述第二反相器的輸出端分別連接第一反相器的輸入端、第二讀寫控制部分的輸出端以及第一反饋管的輸入端；

所述第一反相器的虛擬輸出端分別連接第一讀寫控制部分以及第一反饋管的輸出端；所述第二反相器的虛擬輸出端分別連接第二讀寫控制部分以及第二反饋管的輸出端；

所述第一、第二讀寫控制部分連接外電路控制信號，分別包括第一、第二寫控制管和第一、第二讀寫控制管。

其中，所述第一反相器包括第一PMOS管以及第一、第二NMOS管，其中第一堆疊管為第一NMOS管；第一PMOS管的源端連接電源電壓，第二NMOS管的源端接地；第一PMOS管的漏端和第一NMOS管的漏端相連作為第一反相器的輸出，第一NMOS管的源端和第二NMOS管的漏端連接作為第一反相器的虛擬輸出，同時第一PMOS管以及第一、第二NMOS管的柵端連接第二反相器的輸出。

其中，所述第二反相器包括第二PMOS管P2以及第三、第四NMOS管，其中第二堆疊管為第三NMOS管；第二PMOS管P2的源端連接電源電壓，第四NMOS管的源端接地；第二PMOS管P2的漏端和第三NMOS管的漏端相連作為第二反相器的輸出，第三NMOS管的源端和第四NMOS管的漏端連接作為第二反相器的虛擬輸出，同時第二PMOS管P2以及第三、第四NMOS管的柵端連接第一反相器的輸出。

其中，所述第一反饋管的漏端接電源電壓，柵端接第一反相器的輸出，源端接第一反相器的虛擬輸出。