[發(fā)明專利]一種亞閾值SRAM存儲(chǔ)單元有效
| 申請(qǐng)?zhí)枺?/td> | 201410093326.3 | 申請(qǐng)日： | 2014-03-13 |
| 公開（公告）號(hào)： | CN104916309B | 公開（公告）日： | 2019-04-23 |
| 發(fā)明（設(shè)計(jì)）人： | 黑勇;蔡江錚;陳黎明 | 申請(qǐng)（專利權(quán)）人： | 中國科學(xué)院微電子研究所 |
| 主分類號(hào)： | G11C11/413 | 分類號(hào)： | G11C11/413 |
| 代理公司： | 北京漢昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 斯密特反相器 電路 單元數(shù)據(jù) 讀出電路 基本電路 輸出端 輸入端 擺幅 數(shù)據(jù)讀出電路 動(dòng)態(tài)功耗 讀出數(shù)據(jù) 讀出位線 降低功耗 靜態(tài)功耗 控制信號(hào) 連接單元 源端接地 閾值損失 讀模式 高電平 減小 漏端 柵端 改進(jìn) 傳輸 輸出 | ||
本發(fā)明提供了一種亞閾值SRAM存儲(chǔ)單元，包括：基本電路、單元數(shù)據(jù)讀出電路、預(yù)放管電路以及改進(jìn)的斯密特反相器；其中，基本電路的輸出端(QB)連接單元數(shù)據(jù)讀出電路的輸入端，單元數(shù)據(jù)讀出電路的輸出端與預(yù)放管電路的輸出相連，連接改進(jìn)的斯密特反相器的輸入端；其中，所述預(yù)放管電路包括第三NMOS管(MN3)，其源端接地，柵端接預(yù)放控制信號(hào)PREDIS，漏端接讀出位線RBL。本發(fā)明提供的SRAM單元采用預(yù)放的讀模式來降低功耗；由于NMOS傳輸高電平的閾值損失，其動(dòng)態(tài)功耗減小顯著，同時(shí)靜態(tài)功耗也有一定程度的降低；同時(shí)，這使得讀出數(shù)據(jù)的擺幅不用到達(dá)全擺幅也可被識(shí)別，顯著提高了SRAM性能。
技術(shù)領(lǐng)域
本發(fā)明涉及存儲(chǔ)器領(lǐng)域，尤其涉及一種具有全新讀出方式的近亞閾值8管SRAM單元。
背景技術(shù)
隨著物聯(lián)網(wǎng)、醫(yī)療電子、RFID等應(yīng)用領(lǐng)域的興起，大批量的無線傳感節(jié)點(diǎn)被廣泛應(yīng)用。這類節(jié)點(diǎn)的典型特點(diǎn)是需求數(shù)量大、系統(tǒng)體積小、性能要求低、功耗要求極高。在這類節(jié)點(diǎn)中，存儲(chǔ)器占去了很大比例的功耗，因此降低存儲(chǔ)器的功耗對(duì)整機(jī)功耗的降低有很大幫助。SRAM作為常用的存儲(chǔ)器，被廣泛地研究。為了最大程度地降低功耗，近亞閾值的設(shè)計(jì)開始興盛起來。
任意管子每次操作消耗的功耗為：
其中Ptransistor，Pdyn，Pshort，Pleak分別對(duì)應(yīng)每個(gè)管子每次操作的整體功耗，動(dòng)態(tài)功耗，短路功耗和漏電功耗。假設(shè)整體電路中包含N個(gè)管子，那么整體電路的功耗是N Ptotal。動(dòng)態(tài)功耗與電壓成平方關(guān)系，靜態(tài)功耗與電壓成線性關(guān)系。在整體電路電壓保持不變的情況下，可以使得N個(gè)管子中的某些管子不工作在全擺幅的電壓VDD下，利用這種方法可以在原來低功耗的基礎(chǔ)上再降低功耗。假設(shè)不工作在VDD下的管子有M個(gè)，則整體電路的功耗為：
Ptotal＝MPtransistor1+(N-M)Ptransistor2，
其中Ptransistor1是不工作在全擺幅VDD下管子的功耗，Ptransistor2是工作在VDD下管子的功耗，與原來相比，功耗降低。其中由于動(dòng)態(tài)功耗與VDD成平方關(guān)系，在降低部分中占主要比例，但靜態(tài)功耗和短路功耗也會(huì)一定的降低。
對(duì)于常規(guī)的6管存儲(chǔ)單元而言，在近亞閾值區(qū)域下會(huì)出現(xiàn)各種問題，解決問題比較有效的方法之一是再加2個(gè)管子，把讀操作隔離出來，組成8管存儲(chǔ)單元。此單元在近亞閾值下可以進(jìn)行操作，能有效降低功耗。但是隨著技術(shù)的發(fā)展，對(duì)功耗又有了更高的要求，所以亟需一種能夠在原來低功耗的基礎(chǔ)上，再降低功耗同時(shí)保證功能正確性的存儲(chǔ)器件。
發(fā)明內(nèi)容
本發(fā)明提供了一種亞閾值SRAM存儲(chǔ)單元，該單元采用預(yù)放的讀模式來降低功耗，其功耗有顯著的降低。具體的，該電路包括：
基本電路、單元數(shù)據(jù)讀出電路、預(yù)放管電路以及改進(jìn)的斯密特反相器；所述基本電路的輸出端連接單元數(shù)據(jù)讀出電路的輸入端，單元數(shù)據(jù)讀出電路的輸出端與預(yù)放管電路的輸出相連，連接改進(jìn)的斯密特反相器的輸入端；其中，所述預(yù)放管電路包括第三NMOS管組成，其源端接地，柵端接預(yù)放控制信號(hào)PREDIS，漏端接讀出位線RBL。
其中，所述基本電路包括第一反相器、第二反相器、第一寫入管、第二寫入管；其中，第一反相器的輸出端分別連接第二反相器的輸入端和第一寫入管的輸出端；第二反相器的輸出端分別連接第一反相器的輸入端和第二寫入管的輸出端；第一、第二寫入管的輸入端分別連接外部位線信號(hào)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所，未經(jīng)中國科學(xué)院微電子研究所許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410093326.3/2.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
