[發明專利]半導體封裝和封裝半導體裝置的方法

有效

• 申請號: 201410092916.4
• 申請日: 2014-03-13
• 公開（公告）號: CN104051334B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 楊永波;小安東尼·班巴拉·迪曼諾;胡振鴻
• 申請（專利權）人: 聯測總部私人有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 上海光華專利事務所31219
• 代理人: 郭婧婧

技術領域

本發明涉及半導體領域，尤其涉及半導體封裝技術領域。

背景技術

球柵陣列(BGA)封裝、熱無引線陣列(TLA)封裝和引線框架(leadframe-based)封裝，例如高密度引線框架陣列(HLA)封裝，是本行業中高I/O裝置常用的封裝方法。然而，現有的BGA、TLA和基于引線框架的封裝具有若干缺點。舉例來說，BGA可提供高引腳數，然而，生產BGA的成本相對較高并且BGA封裝的熱性能需要提高。另一方面，例如就引線拉拔強度和裸片焊盤掉落(die pad drop)等而言，需要增加TLA封裝的穩固性和可靠性。雖然例如HLA等基于引線框架的封裝提供了經濟的替代品，但用于生產HLA封裝的工藝不容易并且封裝水平可靠性有限。

從以上討論可知，希望提供一種改進的封裝，其具有非常薄的封裝型態、較高的I/O數、細間距和靈活的布線，并且具有增強的電和熱性能。還希望提供簡化的方法來生產可靠的封裝，其生產成本相對較低并且可根據設計要求靈活地定制。

發明內容

實施例主要涉及半導體封裝。在一個實施例中，披露一種用于形成半導體封裝的方法。所述方法包括提供一種具有第一和第二主表面的封裝襯底。所述封裝襯底包括具有成型材料和多個互連結構的基座襯底，所述互連結構包括延伸穿過所述封裝襯底的所述第一主表面到所述第二主表面的通孔觸點。提供一種在其第一或第二表面上具有導電觸點的裸片。所述裸片的導電觸點電耦接到所述互連結構。在所述封裝襯底上形成封蓋(Cap)以包封所述裸片。

在另一實施例中，呈現一種半導體封裝。所述半導體封裝包括具有第一和第二主表面的封裝襯底。所述封裝襯底包括具有成型材料和多個互連結構的基座襯底，所述互連結構包括延伸穿過所述封裝襯底的所述第一主表面到所述第二主表面的通孔觸點。在其第一或第二表面上具有導電觸點的裸片安置在所述封裝襯底上。所述裸片的導電觸點電耦接到所述互連結構。封蓋安置在所述封裝襯底上并且包封所述裸片。

這些實施例以及本文中披露的其它優點和特征將通過參考以下描述和隨附圖式變得顯而易見。此外，應了解，本文所述的各種實施例的特征不是互斥的，并且可按各種組合與排列存在。

附圖說明

在圖式中，在不同的圖中，相似的參考特征一般是指相同的部分。此外，圖式不一定是按比例的，而是一般將重點放在說明本發明的原理上。在以下描述中，本發明的各種實施例是在參考以下圖式下描述的，其中：

圖1-3展示半導體封裝的各種實施例；

圖4-9展示半導體封裝的各種其它實施例；

圖10a-j、圖11a-d、圖12a-f、圖13a-f、圖14a-e、圖15a-h和圖16a-g展示用于形成半導體封裝的方法的各種實施例；以及

圖17-18展示封裝襯底的各種實施例的第一表面的頂視圖。

具體實施方式

實施例涉及半導體封裝和用于形成半導體封裝的方法。所述封裝用以封裝一種或一種以上半導體裸片或芯片。對于一種以上裸片的情況，裸片可按平面排列、垂直排列或其組合來排列。裸片例如可包括存儲裝置、邏輯裝置(例如混合信號邏輯裝置)、通信裝置、RF裝置、光電裝置、數字信號處理器(DSP)、微控制器、片上系統(system-on-chips，SOC)以及其它類型的裝置或其組合。所述封裝可并入電子產品或設備中，例如電話、計算機以及移動和移動智能產品。將封裝并入其它類型的產品中也可適用。

圖1-3展示半導體封裝的不同實施例的簡化橫截面圖。如圖1中所示，半導體封裝100包括封裝襯底101。封裝襯底包括第一和第二主表面。第一主表面103a例如可稱為頂表面，并且第二主表面103b例如可稱為底表面。所述表面的其它名稱也可適用。在一個實施例中，封裝襯底的第一主表面包括第一和第二區域。第一區域105a例如是其上安裝裸片的裸片或芯片區，并且第二區域105b例如是非裸片區。在一個實施例中，非裸片區包圍裸片區。所述裸片區例如可被安置于中心部分，且所述裸片被安裝在該中心部分中，所述非裸片區位于裸片區外。裸片區例如可同心安置在封裝襯底的周邊內。裸片和非裸片區的其它配置也可適用。