[發明專利]3DIC互連裝置和方法

有效

• 申請號: 201410086767.0
• 申請日: 2014-03-10
• 公開（公告）號: CN104733435B
• 公開（公告）日: 2018-02-27
• 發明（設計）人: 蔡紓婷;楊敦年;劉人誠;陳愉婷;周世培
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種半導體器件的互連裝置，包括：

第一半導體芯片，包括第一襯底、多個第一介電層和在所述第一襯底上方的所述第一介電層中形成的多個第一金屬線；

第二半導體芯片，具有與所述第一半導體芯片的第一表面接合的表面，其中，所述第二半導體芯片包括第二襯底、多個第二介電層和在所述第二襯底上方的所述第二介電層中形成的多個第二金屬線；

導電插塞，從所述第一半導體芯片的第二表面延伸至所述第二半導體芯片中的所述多個第二金屬線中的一個；以及

多個內襯，插入在所述導電插塞和所述第一襯底之間，所述多個內襯中的至少一個不在所述導電插塞和所述多個第一介電層之間延伸，所述多個內襯包括第一內襯和第二內襯，所述第一內襯接觸所述第一襯底，所述第二內襯接觸所述第一內襯，所述第二內襯的最上表面不在所述第一內襯的最上表面之上延伸。

2.根據權利要求1所述的半導體器件的互連裝置，其中，所述導電插塞具有延伸穿過所述第一襯底的第一寬度和延伸穿過所述多個第一介電層的第二寬度，所述第一寬度大于所述第二寬度，從所述第一寬度到所述第二寬度的過渡形成凸緣。

3.根據權利要求2所述的半導體器件的互連裝置，其中，所述多個介電層中的至少一個沿著所述凸緣的表面延伸。

4.根據權利要求1所述的半導體器件的互連裝置，其中，所述導電插塞在所述第一半導體芯片中的多個金屬線中的兩個之間延伸。

5.根據權利要求1所述的半導體器件的互連裝置，進一步包括位于所述導電插塞和所述多個第一介電層的一個或多個之間的至少一個介電內襯。

6.根據權利要求1所述的半導體器件的互連裝置，其中，所述導電插塞將所述第一半導體芯片中的所述多個第一金屬線中的一個電連接至所述第二半導體芯片中的所述多個第二金屬線中的一個。

7.根據權利要求6所述的半導體器件的互連裝置，其中，所述第一半導體芯片中的所述多個第一金屬線中的一個具有凹槽。

8.一種形成半導體器件的互連裝置的方法，包括：

提供第一芯片，所述第一芯片具有襯底和多個介電層，所述多個介電層具有形成在其中的金屬化層；

將所述第一芯片的所述多個介電層的第一表面接合至第二芯片的表面；

形成從所述襯底的背面延伸至所述多個介電層的第一開口；

沿著所述第一開口的側壁形成多個內襯；

形成從所述第一開口的底部延伸穿過所述多個介電層至所述第二芯片中的金屬化層的第二開口；以及

在所述第一開口和所述第二開口中形成導電材料；

其中，形成所述多個內襯包括：

在所述襯底的背面上方和沿著所述第一開口的側壁形成第一內襯；

在所述第一內襯上方形成第二內襯；以及

從所述第一內襯的最上表面去除所述第二內襯的至少一部分，從而使得間隔件型結構沿著所述第一開口的側壁保留，所述間隔件型結構的最上表面不在所述第一內襯的最上表面之上延伸。

9.根據權利要求8所述的方法，其中，使用覆蓋蝕刻工藝至少部分地實施去除。

10.根據權利要求8所述的方法，其中，所述第一內襯從所述第一開口的側壁延伸至所述第二開口。

11.根據權利要求8所述的方法，進一步包括在所述導電材料和所述多個介電層之間形成另一內襯。

12.根據權利要求8所述的方法，其中，所述第二開口延伸至所述襯底上的所述多個介電層中的焊盤，且延伸至所述襯底上的所述多個介電層中的焊盤之間，且延伸至形成在所述第二芯片的介電層中的焊盤。