[發明專利]半導體器件及布局設計系統

有效

• 申請號: 201410086664.4
• 申請日: 2014-03-11
• 公開（公告）號: CN104051360B
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 齋藤琢巳;廣井政幸
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L27/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 申發振

1.一種半導體器件，包括：

形成于半導體基板之上的電路設計區；以及

布置于所述電路設計區周圍的密封環區，

所述密封環區包括：

第一密封環角部單元和第二密封環角部單元；

與所述第一及第二密封環角部單元耦接的第一密封環和第二密封環；以及

與所述第一及第二密封環耦接的多個第一橋接圖形，

所述第一橋接圖形具有鄰接于所述第一密封環角部單元且包括按第一間距間隔開的預定數量的所述第一橋接圖形的第一分組以及位于與所述第一分組相距第二間距之處且包括按所述第一間距間隔開的預定數量的所述第一橋接圖形的第二分組，并且

所述第二間距大于所述第一間距。

2.根據權利要求1所述的半導體器件，

其中所述第一密封環角部單元包括與所述第一密封環及所述第二密封環耦接的第二橋接圖形，

其中所述第二橋接圖形位于與鄰接于所述第二橋接圖形而布置的所述第一分組的所述第一橋接圖形相距第三間距之處，并且

其中所述第三間距小于所述第二間距。

3.根據權利要求2所述的半導體器件，其中所述第三間距等于所述第一間距。

4.根據權利要求1所述的半導體器件，

其中所述第一橋接圖形還包括布置于所述第二分組與所述第二密封環角部單元之間的第三分組，

其中所述第三分組包括按照所述第一間距間隔開的且位于與所述第二分組相距第四間距之處的預定數量的所述第一橋接圖形，并且

其中所述第四間距大于所述第一間距。

5.根據權利要求1所述的半導體器件，其中在所述第一密封環角部單元與所述第二密封環角部單元之間的所述第一密封環和所述第二密封環平行于所述半導體基板的一邊。

6.根據權利要求2所述的半導體器件，其中所述第一密封環、所述第二密封環、所述第一橋接圖形及所述第二橋接圖形由布線層和通孔來形成。

7.根據權利要求2所述的半導體器件，其中所述第二間距是鄰接的第一橋接圖形的中心距離，以及所述第三間距是鄰接的第一橋接圖形和第二橋接圖形的中心距離。

8.根據權利要求4所述的半導體器件，其中所述第二間距和所述第四間距是鄰接的第一橋接圖形的中心距離。

9.一種半導體器件，包括：

形成于半導體基板之上的電路設計區；以及

布置于所述電路設計區周圍的裂紋擴展防止區，

所述裂紋擴展防止區包括：

第一裂紋擴展防止角部單元和第二裂紋擴展防止角部單元；以及

布置于所述第一裂紋擴展防止角部單元與所述第二裂紋擴展防止角部單元之間的多個第一虛擬圖形，

所述第一虛擬圖形具有鄰接于所述第一裂紋擴展防止角部單元且包括按第一間距間隔開的預定數量的所述第一虛擬圖形的第一分組以及位于與所述第一分組相距第二間距之處且包括按所述第一間距間隔開的預定數量的所述第一虛擬圖形的第二分組，并且

所述第二間距大于所述第一間距。

10.根據權利要求9所述的半導體器件，

其中所述第一裂紋擴展防止角部單元包括鄰接于所述第一分組的所述虛擬圖形而布置的第二虛擬圖形，

其中所述第二虛擬圖形位于與鄰接于所述第二虛擬圖形而布置的所述第一分組的所述第一虛擬圖形相距第三間距之處，并且

其中所述第三間距小于所述第二間距。

11.根據權利要求10所述的半導體器件，其中所述第三間距等于所述第一間距。