[發明專利]半導體器件及布局設計系統

有效

• 申請號: 201410086664.4
• 申請日: 2014-03-11
• 公開（公告）號: CN104051360B
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 齋藤琢巳;廣井政幸
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L27/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 申發振

本公開涉及半導體器件及布局設計系統。在包括含有多個密封環的密封環區的半導體器件中，該多個密封環經由橋接圖形按相等的間距彼此耦接，橋接圖形的不當局部重定位會降低半導體器件的可靠性。半導體器件具有含有按第一間距間隔開的預定數量的橋接圖形的第一分組以及含有按第一間距間隔開的預定數量的橋接圖形的第二分組，第二分組位于與第一分組相距第二間距之處。第二間距大于第一間距。

相關申請的交叉引用

在2013年3月12日提交的日本專利申請No.2013-049046的公開內容，包括說明書、附圖和摘要，通過引用的方式全文并入本文。

技術領域

本發明涉及具有保護區的半導體器件以及布局設計系統。

背景技術

水分在半導體器件（以下，可以稱為半導體芯片）的劃片表面進入等會不利地影響在半導體芯片上的電路元件和布線層。這樣的水分進入常常發生于包括由低介電常數的絕緣材料制成的層間絕緣層的半導體芯片上。而且，在半導體芯片上的電路元件和布線會因在半導體芯片上的劃片或樹脂成型期間出現于層間絕緣層上的裂紋而斷裂。

日本未經審查的專利公開No.2006-210648公開了包括覆蓋于半導體基板之上的元件形成區以及形成于元件形成區周圍的密封環區的半導體器件。密封環區包括具有布線的布線層以及具有數行狹縫通孔（slit via）的通孔層。

如日本未經審查的專利公開No.2006-210648所公開的，形成于元件形成區周圍的作為元件形成區的保護區的典型的密封環區包括：包含狹縫通孔和布線層的多個密封環。該多個密封環能夠以較高的可靠性抑制水分進入元件形成區內以及裂紋出現于層間絕緣層上。

該多個密封環每個都具有垂直于狹縫通孔和布線層的延伸方向而形成的多個橋接圖形（bridge pattern）。像密封環一樣，橋接圖形通過狹縫通孔和布線層來配置。橋接圖形的狹縫通孔和布線層與密封環的狹縫通孔和布線層耦接。狹縫通孔和布線層在密封環的內部和外部是彼此相對的。由橋接圖形耦接的密封環提高了密封環區的機械強度。

發明內容

密封環區的布局設計通過根據設計規則結合某些基本單元數據塊而獲得。包括橋接圖形的預定數量的基本單元按預定的間距來布置，從而形成在半導體芯片上的密封環之間的橋接圖形。即使是在按照相同的設計規則做出的設計中，元件形成區和密封環區的尺寸也會在半導體芯片之間不同。如果橋接圖形在半導體芯片的尺寸改變時無法按相等的間距均勻地間隔開，則需要局部改變橋接圖形之間的距離。這種改變通過局部地改變在含有橋接圖形的基本單元之間的間距來調整。

如果含有橋接圖形的基本單元按照不適合的方式進行局部重定位，則密封環區的機械強度降低。這會降低半導體芯片的可靠性。其他問題和新特征將參考本說明書的描述和附圖來闡明。

根據一種實施例，半導體器件包括形成于半導體基板之上的電路設計區以及布置于電路設計區周圍的密封環區。密封環區具有第一密封環角部單元和第二密封環角部單元、與各自的第一及第二密封環角部單元耦接的第一密封環和第二密封環，以及與第一及第二密封環耦接的多個第一橋接圖形。第一橋接圖形具有第一分組和第二分組，第一分組鄰接于第一密封環角部單元并且包括按第一間距間隔開的預定數量的第一橋接圖形，而第二分組位于與第一分組相距第二間距之處并且包括按第一間距間隔開的預定數量的第一橋接圖形。第二間距大于第一間距。

根據該實施例，與密封環耦接的橋接圖形的位置被調整于芯片周圍且于芯片的中心附近，從而在保持密封環區的機械強度的同時完成半導體器件。

附圖說明

圖1是根據第一實施例的半導體器件的示意圖；

圖2是設置于根據第一實施例的半導體器件中的密封環區的平面圖；

圖3A至3C是示出設置于根據第一實施例的半導體器件中的密封環邊緣單元的平面圖和截面圖；