[發明專利]半導體器件結構及其制作方法

有效

• 申請號: 201410086108.7
• 申請日: 2014-03-10
• 公開（公告）號: CN103824837A
• 公開（公告）日: 2014-05-28
• 發明（設計）人: 劉張李
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/20;H01L21/311
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;駱蘇華

技術領域

本發明涉及半導體制造領域，具體涉及一種半導體器件結構及其制作方法。

背景技術

現有在射頻通信領域，為了優化半導體器件的射頻特性，開始廣泛采用絕緣體上硅（silicon?on?insulator,SOI）技術。具體的SOI技術是通過形成一層埋氧層，將硅襯底硅與用于形成半導體器件的頂層硅隔離開來。

但是，由于現今對于芯片體積以及性能的要求逐漸增加，例如在射頻通信領域中，要求芯片體積減小，或者要求芯片對于信號的抗干擾能力、信號精度需要提升；而現有的絕緣體上硅技術在一些情況下制造的半導體器件已經難以滿足這些需求，例如，由于SOI硅片的硅襯底與頂層硅之間有埋氧層隔離，硅襯底與頂層硅之間會存在固有的結電容，在一些情況下，經過的射頻信號可能會干擾到半導體器件中硅襯底的載流子，使得硅襯底與硅襯底上方形成器件的區域之間的結電容會隨著射頻信號產生不規律的、非線性的變化，進而導致經過半導體器件的信號波形失真。由于這些失真或者誤差通常是非線性的，因此需要提升半導體器件的抗干擾能力。

現有技術為解決上述問題，采用在硅襯底與埋氧層之間再形成一層陷阱層（trap?rich?layer），在后續有射頻信號經過時，陷阱層可以用來“捕捉”硅襯底中受到射頻信號影響而移動的載流子，進而減小上述結電容的變化程度，以盡量減小信號波形的失真程度。但是，這種方式形成陷阱層增大了制造SOI硅片的工序難度以及成本。

因此，如何較為簡便、經濟的形成帶有陷阱層的半導體器件，成為本領域技術人員需要解決的問題。

發明內容

本發明解決的問題是較為簡便、經濟的形成帶有陷阱層的半導體器件。

為解決上述問題，本發明提供一種半導體器件的制作方法，包括：

提供絕緣體上硅結構，所述絕緣體上硅結構包括硅襯底、位于硅襯底第一表面上的埋氧層和位于埋氧層上的頂層硅；

在所述頂層硅內及表面形成半導體器件；

在形成半導體器件后，由硅襯底的第二表面起，刻蝕硅襯底至露出埋氧層，形成開口，所述第二表面與第一表面相對設置；

在所述開口中形成陷阱層。

可選的，形成開口的步驟包括：

在所述硅襯底的第二表面形成光刻膠；

圖形化所述光刻膠以露出部分硅襯底，形成開口圖形；

以光刻膠為掩膜，刻蝕硅襯底，形成開口。

可選的，形成陷阱層的步驟包括：

在所述硅襯底的第二表面以及開口中形成所述陷阱層；

平坦化所述陷阱層，保留位于所述開口中的陷阱層。

可選的，所述陷阱層的材料采用多晶硅或者非晶硅。

可選的，形成陷阱層的步驟包括：使所述陷阱層將所述開口部分填充，所述開口在形成所述陷阱層后留有剩余空間。

可選的，使所述陷阱層將所述開口完全填充。

可選的，形成陷阱層的步驟之后還包括：在所述陷阱層表面覆蓋材料層，以填充開口的剩余空間。

可選的，所述材料層為二氧化硅材料層。

此外，本發明還提供一種半導體器件結構，包括：

硅襯底；

埋氧層，位于所述硅襯底的第一表面；

頂層硅，位于所述埋氧層上；

半導體器件，位于頂層硅內部或表面；

其特征在于，還包括：

開口，貫穿硅襯底的第二表面且露出所述埋氧層；所述第二表面與第一表面相對設置；

陷阱層，位于開口內的埋氧層上。

可選的，所述開口中還包括材料層，所述陷阱層與所述材料層依次形成于所述開口中。

與現有技術相比，本發明的技術方案具有以下優點：

通過提供絕緣體上硅結構，并在所述絕緣體上硅結構的頂層硅內及表面形成半導體器件，然后由硅襯底與第一表面相對設置的第二表面起，刻蝕硅襯底至露出埋氧層以形成開口，并所述開口中形成陷阱層。由于形成陷阱層在形成埋氧層以及形成半導體器件之后，形成的陷阱層基本不會受到形成埋氧層以及半導體器件過程的影響，保證了形成的陷阱層的效果。相比現有技術，一方面，既基本得到相同的效果又簡化了工藝步驟和難度，更加易于實施；另一方面，僅在形成的開口中形成所述陷阱層，相比于現有技術節省了一定的材料成本。

此外，本發明的半導體器件結構在所述硅襯底中直接形成貫穿硅襯底且露出所述埋氧層的開口，相比于現有技術，在一定程度上減小了半導體器件結構的體積。

附圖說明

圖1是本發明半導體器件的制作方法一實施例的流程示意圖；