[發明專利]芯片位置校準工具及校準方法、化學氣相沉積反應腔室

有效

• 申請號: 201410080828.2
• 申請日: 2014-03-06
• 公開（公告）號: CN103805962A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 鄭修鋒;解毅;何雅彬;朱義黨;胡可綠;王華鈞;忻圣波
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: C23C16/44
• 分類號: C23C16/44;C23C16/458;C23C16/52;C23C16/54
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張亞利;駱蘇華

技術領域

本發明涉及半導體領域，尤其涉及一種芯片位置校準工具及校準方法、化學氣相沉積反應腔室。

背景技術

半導體領域中，在物體上形成薄膜的方法通常被分成物理氣相沉積（PVD）方法和化學氣相沉積（CVD）方法。其中，PVD是利用物理碰撞例如濺射來形成薄膜。CVD是利用化學反應來形成薄膜。

CVD方法是指對注入到反應室中的反應氣體施加RF功率以使反應氣體成為等離子體狀態，并使等離子體中的自由基沉積在芯片上形成膜的方法。

現有技術中，采用CVD方法在芯片上形成膜層的質量不高，嚴重時，甚至無法在芯片上形成膜層。

發明內容

本發明解決的問題采用CVD方法在芯片上形成膜層的質量不高，嚴重時，甚至無法在芯片上形成膜層。

為解決上述問題，本發明提供一種芯片位置校準工具，用于芯片在化學氣相沉積反應腔室中位置的校準，設置于化學氣相沉積反應腔室的加熱器上，加熱器頂面具有用于放置芯片的第一凹槽，第一凹槽的側壁為斜面，第一凹槽的開口邊界大于底面邊界，所述開口邊界與底面邊界均為圓形；

所述工具包括相對的第一表面和第二表面，第一表面為平面，第二表面具有第二凹槽，第二凹槽底面與第一凹槽底面相對且加熱器頂部被第二凹槽所容納，第一表面具有至少三條位于同一個圓形上的弧線段，所述圓形的邊界與第一凹槽的底面邊界大小相等；

所述工具具有貫穿于第一表面和第二凹槽底面的至少三個在圓形上的通孔，底面邊界與第一表面平行，在芯片位置校準工具的位置符合要求時，通孔露出的第一凹槽底面邊界將至少三條所述弧線段首尾連接構成圓形。

可選的，所述工具為圓環形片狀。

可選的，第二凹槽底面與第一表面平行，且第一表面與第二凹槽底面之間的距離為2mm～3mm。

可選的，所述通孔為圓形通孔，所述至少三個通孔的孔徑相同，通孔的孔徑范圍為大于等于0且小于等于第一凹槽斜面寬度的120%～150%。

可選的，加熱器還包括若干個芯片支撐件；第一凹槽底面具有若干個貫孔，芯片支撐件可移動插設于貫孔，所述工具包括外圓環和內圓環，芯片支撐件的移動軌跡在工具的內圓環內。

本發明還提供了一種化學氣相沉積反應腔室，包括：

加熱器；

設置在加熱器頂部的前述任一所述的芯片位置校準工具。

本發明還提供了一種芯片位置校準方法，包括：

提供一化學氣相沉積反應腔室，腔室具有加熱器；

將前述所述的芯片位置校準工具安裝在化學氣相沉積反應腔室的加熱器頂部，且調整芯片位置校準工具至從第一表面上能夠看到一個完整的圓形；

向工具的第一表面的弧線段圍成的區域放置芯片，芯片位置符合要求。

與現有技術相比，本發明的技術方案具有以下優點：

芯片位置校準工具用于芯片在化學氣相沉積反應腔室中位置的校準，設置在化學氣相沉積反應腔室的加熱器上，具體為：所述工具的第二凹槽底面與加熱器的第一凹槽底面相對，且加熱器頂部被第二凹槽所容納。第一凹槽的底面邊界與第一表面平行。操作人員可以手動微調芯片位置校準工具的位置，在芯片位置校準工具的位置符合要求時，通孔露出的第一凹槽底面邊界將工具上的至少三條弧線段首尾連接構成圓形。這樣，在進行芯片位置校準的時候，當化學氣相沉積設備中的機械手將芯片傳遞至該反應腔室時，芯片會被非常容易，且沒有任何外部因素干擾的情況下放置在芯片位置校準工具的第一表面上的圓形內，如果位置不夠準確，也可以準確迅速的進行調整。由于第一表面為平面，避免現有技術中的芯片被機械臂放入第一凹槽時，發生芯片的邊緣搭在第一凹槽側壁，以及芯片在第一凹槽內側滑的現象，從而提高了芯片被放入化學氣相沉積腔室的精準度，并且降低了在芯片上沉積膜層的故障率，避免因芯片在加熱器中的位置不佳導致化學氣相沉積反應腔室出現報錯現象而無法在芯片上形成膜層。更進一步的，芯片被放置的精準度提高，可以大大提高芯片上形成膜層的質量。

再者，當校準芯片被傳進反應腔室，放在校準工具上時，操作人員微調芯片的位置，使其完全位于校準工具上的至少三條弧線段首尾連接構成圓形內的難度遠小于不使用校準工具時，調整芯片的位置使其完全容納在在第一凹槽底面的難度。從而提高了芯片被放入化學氣相沉積反應腔室的精準度，并且降低了在芯片上沉積膜層的故障率，避免因為芯片在加熱器上的位置不佳導致化學氣相沉積腔室出現報錯現象而無法在芯片上形成膜層。更進一步的，芯片被放置的精準度提高，可以大大提高芯片上形成膜的質量。

附圖說明