[發(fā)明專利]微處理器及使用指令循環(huán)高速緩存的方法

有效

• 申請?zhí)枺?/td>: 201410080470.3
• 申請日: 2014-03-06
• 公開（公告）號: CN104516829B
• 公開（公告）日: 2017-07-21
• 發(fā)明（設(shè)計）人: 陳忠和;喬偉豪
• 申請（專利權(quán)）人: 晶心科技股份有限公司
• 主分類號: G06F12/0877
• 分類號: G06F12/0877;G06F9/30
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司11205
• 代理人: 臧建明

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種指令高速緩存(instruction caching)，且特別是有關(guān)于微處理器及使用指令循環(huán)高速緩存的方法。

背景技術(shù)

指令高速緩存（instruction cache）是微處理器中不可或缺的元件。當(dāng)微處理器需要提取指令時，其處理器核心會傳送指令的提取地址（fetch address）至指令高速緩存。提取地址對應(yīng)于指令流（instruction stream），且指令流包括一或多個指令。當(dāng)指令已存在指令高速緩存內(nèi)時，指令高速緩存可直接對處理器核心提供指令。否則，指令高速緩存會從指令所在的存儲器中提取指令、存儲指令以及將指令提供給處理器核心。由于從外部存儲器提取指令比從指令高速緩存提取指令花費更多的時間并耗費更多功率，指令高速緩存可減低功率消耗并促進微處理器的處理速度。

發(fā)明內(nèi)容

嵌入式系統(tǒng)(embedded system)的應(yīng)用程序通常在最深層循環(huán)（innermost loop）花費很多執(zhí)行時間。因此，本發(fā)明提供一種微處理器及使用指令循環(huán)高速緩存的方法，藉以降低功率損耗并改善指令提取的效率。

依據(jù)本發(fā)明一實施例，本發(fā)明提供一種微處理器。微處理器包括處理器核心以及指令循環(huán)高速緩存。處理器核心提供指令流的提取地址。指令流包括一或多個指令。提取地址包括標(biāo)簽（tag）以及索引（index）。指令循環(huán)高速緩存自處理器核心接收提取地址。指令循環(huán)高速緩存包括高速緩存陣列以及標(biāo)簽存儲器。高速緩存陣列耦接至處理器核心。高速緩存陣列存儲第一預(yù)定數(shù)量個高速緩存條目。各高速緩存條目包括標(biāo)簽識別碼（tag identification；tag ID）。高速緩存陣列輸出提取地址中索引所對應(yīng)的高速緩存條目的標(biāo)簽識別碼。標(biāo)簽存儲器耦接至處理器核心以及高速緩存陣列。標(biāo)簽存儲器經(jīng)配置用以存儲第二預(yù)定數(shù)量個標(biāo)簽值，并輸出高速緩存陣列輸出的標(biāo)簽識別碼所對應(yīng)的標(biāo)簽值。指令循環(huán)高速緩存基于提取地址的標(biāo)簽與標(biāo)簽存儲器輸出的標(biāo)簽值之間的按比特比較，而決定高速緩存命中（cache hit）或高速緩存未中（cache miss）是否發(fā)生。

依據(jù)本發(fā)明另一實施例，本發(fā)明提供一種使用前述指令循環(huán)高速緩存的方法。此方法包括下列步驟。初始時進入正常狀態(tài)，其中指令循環(huán)高速緩存與包括正常狀態(tài)及內(nèi)部狀態(tài)的有限狀態(tài)機（finite state machine）相關(guān)。當(dāng)目前狀態(tài)為正常狀態(tài)且處理器核心發(fā)送至指令循環(huán)高速緩存的標(biāo)簽值與之前存儲在指令循環(huán)高速緩存中的每一標(biāo)簽值不同時，以該標(biāo)簽值更新指令循環(huán)高速緩存。當(dāng)目前狀態(tài)為內(nèi)部狀態(tài)，且處理器核心發(fā)送至指令循環(huán)高速緩存的標(biāo)簽值與之前存儲在指令循環(huán)高速緩存中的每一標(biāo)簽值不同時，進入正常狀態(tài)。當(dāng)目前狀態(tài)為正常狀態(tài)時，對應(yīng)于接收內(nèi)部信號而進入內(nèi)部狀態(tài)。基于由處理器核心發(fā)送至該指令循環(huán)高速緩存的提取地址的標(biāo)簽以及存儲在指令循環(huán)高速緩存中的標(biāo)簽值其中之一之間的比較，判斷指令循環(huán)高速緩存內(nèi)是否發(fā)生高速緩存命中或高速緩存未中。

依據(jù)本發(fā)明另一實施例，本發(fā)明提供一種使用前述指令循環(huán)高速緩存的方法。此方法包括下列步驟。每當(dāng)提示指令被提取并識別時，發(fā)送與提示指令相關(guān)的標(biāo)簽值至指令循環(huán)高速緩存。提示指令通過標(biāo)簽值而與提示指令被執(zhí)行之后將被執(zhí)行的指令循環(huán)相關(guān)。基于指令的提取地址的標(biāo)簽與存儲在指令循環(huán)高速緩存中的標(biāo)簽值其中之一之間的比較，指令循環(huán)高速緩存判斷高速緩存命中或高速緩存未中是否發(fā)生。

為讓本案的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是依照本發(fā)明一實施例所示出的一種微處理器的示意圖；

圖2是依照本發(fā)明一實施例所示出的存儲器內(nèi)的一種高速緩存線（cache line）的示意圖；

圖3是依照本發(fā)明一實施例所示出的微處理器的一種指令循環(huán)高速緩存的示意圖；

圖4是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；

圖5是依照本發(fā)明一實施例所示出的一種使用指令循環(huán)高速緩存的方法的流程圖；

圖6是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；

圖7是依照本發(fā)明一實施例所示出的另一種指令循環(huán)的示意圖；

圖8是依照本發(fā)明一實施例所示出的一種使用指令循環(huán)高速緩存的方法的流程圖；

圖9是依照本發(fā)明一實施例所示出的相關(guān)于指令循環(huán)高速緩存的一種有限狀態(tài)機的示意圖；

圖10是依照本發(fā)明一實施例所示出的一種指令循環(huán)的示意圖；