[發明專利]TCAT結構及其形成方法

有效

• 申請號: 201410079448.7
• 申請日: 2014-03-05
• 公開（公告）號: CN103904035A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 吳華強;王博;錢鶴
• 申請（專利權）人: 清華大學
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明屬于存儲器制造技術領域，具體涉及一種TCAT結構及其形成方法。

背景技術

由于2D?NAND閃存存在微縮瓶頸，3D?NAND成為存儲器技術領域的發展方向。研究者提出一種太字節規模存儲器陣列(terabit?cell?array?transistor,TCAT)結構。

現有的TCAT結構制備方法為：在基底上定義出存儲器陣列的源線圖案并摻雜形成硅基源線；交替淀積SiO₂絕緣層和控制柵犧牲層的疊層結構；垂直刻蝕疊層結構至硅基底，俯視刻蝕孔為圓形；淀積多晶硅填充刻蝕孔；在疊層結構上刻蝕出溝槽，俯視刻蝕圖案為條狀；濕法刻蝕去除控制柵犧牲層；依次淀積電荷俘獲復合層；淀積金屬柵極材料填充滿控制柵極層；刻蝕去除多余金屬柵極材料，使得不同金屬柵極層之間互不相連；絕緣材料填充溝槽。

上述現有技術得到的TCAT結構具有如下缺點：由于后續流程中有高溫工藝，不可直接填充金屬作為陣列源線；摻雜的硅襯底作為陣列源線導致存儲器串導通電阻較高，導通電流低，器件的讀出速度慢，讀出窗口值小，同時過高的引線電阻導致引線電壓降較大，導致存儲器寫入擦除操作速度較慢。

發明內容

本發明旨在至少解決現有技術中存在的不能采用金屬源線的技術問題。

為此，本發明的一個目的在于提出一種具有源線的TCAT結構的形成方法。

本發明的另一目的在于提出一種具有源線的TCAT結構。

為了實現上述目的，根據本發明一個方面的實施例的TCAT結構的形成方法，包括以下步驟：提供襯底，并在所述襯底上形成襯墊層；在所述襯墊層頂部光刻出源線圖案并刻蝕出凹槽；在所述凹槽中淀積第一材料以形成源線犧牲層；在所述襯墊層之上交替淀積第二材料和第三材料以形成絕緣層和控制柵犧牲層的疊層結構；在所述疊層結構中形成多個垂直刻蝕孔，所述垂直刻蝕孔的底部與所述源線犧牲層接觸；向所述多個垂直刻蝕孔中填充多晶硅以形成多個垂直導電通道；在所述疊層結構中刻蝕中央溝槽，以將所述控制柵犧牲層的側面暴露出來；去除所述控制柵犧牲層；淀積形成電荷俘獲復合層，所述電荷俘獲復合層覆蓋所述絕緣層和所述導電通道的表面；去除所述源線犧牲層；淀積金屬柵極材料以形成控制柵極以及金屬源線。

根據本發明實施例的TCAT結構的形成方法，能夠形成具有金屬源線的TCAT結構，能夠有效降低存儲器串的引線電阻，降低引線電壓降，增大導通電流，提高器件讀出窗口值和寫入擦除速度。

另外，根據本發明實施例的TCAT結構的形成方法還具有如下附加技術特征：

在本發明的一個實施例中，采用第一腐蝕液濕法刻蝕去除所述控制柵犧牲層，其中，所述第一腐蝕液對所述第三材料的腐蝕速率大于對所述第二材料的腐蝕速率，并且大于對所述多晶硅的腐蝕速率。

在本發明的一個實施例中，采用第二腐蝕液濕法刻蝕去除所述源線犧牲層，其中，所述第二腐蝕液對所述第一材料的腐蝕速率大于對所述電荷俘獲復合層的腐蝕速率。

在本發明的一個實施例中，所述淀積形成電荷俘獲復合層包括：依次淀積電荷隧穿層材料、電荷存儲層材料和電荷阻擋層材料。

在本發明的一個實施例中，所述第一材料為氧化鋁或氧化銅。

在本發明的一個實施例中，所述第二材料為二氧化硅。

在本發明的一個實施例中，所述第三材料為氮化硅。

在本發明的一個實施例中，俯視所述垂直刻蝕孔呈圓形。

在本發明的一個實施例中，所述金屬柵極材料為鎢。

根據本發明另一方面的實施例的TCAT結構，是通過上述方法制得的。

根據本發明實施例的TCAT結構，具有金屬源線，能夠形成具有金屬源線的TCAT結構，能夠有效降低存儲器串的引線電阻，降低引線電壓降，增大導通電流，提高器件讀出窗口值和寫入擦除速度。

本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1至圖11是本發明實施例的TCAT結構的形成方法的過程示意圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發明，而不能理解為對本發明的限制。