[發(fā)明專(zhuān)利]一種多路數(shù)字圖像處理系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410073854.2
• 申請(qǐng)日: 2014-03-03
• 公開(kāi)（公告）號(hào): CN103813125A
• 公開(kāi)（公告）日: 2014-05-21
• 發(fā)明（設(shè)計(jì)）人: 王遠(yuǎn)志
• 申請(qǐng)（專(zhuān)利權(quán)）人: 安慶師范學(xué)院
• 主分類(lèi)號(hào): H04N7/01
• 分類(lèi)號(hào): H04N7/01;H04N5/765;G09G3/36
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明屬于圖像信號(hào)分析處理領(lǐng)域，具體涉及一種多路數(shù)字圖像處理系統(tǒng)。

背景技術(shù)

圖像處理主要應(yīng)用在醫(yī)學(xué)、遙感、工業(yè)檢測(cè)和監(jiān)視、軍事偵察等領(lǐng)域。現(xiàn)代圖像處理和圖形處理都是以光柵掃描的像素為基礎(chǔ)，同一系統(tǒng)可實(shí)現(xiàn)兩種處理，兩者結(jié)合能進(jìn)行立體成像，如醫(yī)學(xué)上的三維CT（計(jì)算機(jī)層析攝影），軍事模擬上的三維地理、地貌圖。圖像處理系統(tǒng)包括圖像處理硬件和圖像處理軟件。

DVI（數(shù)字視頻接口）是當(dāng)前圖像顯示領(lǐng)域研究和應(yīng)用的熱點(diǎn)，面向DVI輸出的視頻處理技術(shù)不僅解決了顯示器高分辨率、高刷新率等問(wèn)題，而且提高了穩(wěn)定性和顯示性能，并進(jìn)一步降低了平板顯示器的成本。因此，面向DVI輸出的視頻控制器的研究具有十分重要的現(xiàn)實(shí)意義。

根據(jù)DVI標(biāo)準(zhǔn)，一條TMDS通道可以達(dá)到165?MHz的工作頻率和10?b?接口，也就是可以提供1.65?Gb/s的帶寬，這足以應(yīng)付1?920×1?080@60?Hz（23寸LCD）的顯示要求。另外，為了擴(kuò)充兼容性，DVI還可以使用第二條TMDS通道，這樣其帶寬將會(huì)超過(guò)3?Gb/s.也正是由于其較高的帶寬優(yōu)勢(shì)，目前DVI已經(jīng)成為了IT業(yè)界最具前途的規(guī)范。

DVI具有支持高帶寬數(shù)據(jù)傳輸和高清晰圖像顯示的優(yōu)點(diǎn)。模擬視頻的顯示是通過(guò)數(shù)字到模擬到數(shù)字的轉(zhuǎn)化實(shí)現(xiàn)的，而DVI接口無(wú)需進(jìn)行這些轉(zhuǎn)換，直接數(shù)字到數(shù)字，避免了信號(hào)轉(zhuǎn)換而帶來(lái)的圖像質(zhì)量損失，使圖像的清晰度和細(xì)節(jié)表現(xiàn)力都得到了大大提高。基于以上優(yōu)點(diǎn)，DVI接口被廣泛應(yīng)用于航空、航天等領(lǐng)域。

在很多設(shè)計(jì)中，設(shè)計(jì)人員為了方便，簡(jiǎn)化電路，不增加均衡器，對(duì)輸入信號(hào)不進(jìn)行處理。從而在后期的產(chǎn)品試驗(yàn)過(guò)程中，很容易就會(huì)出現(xiàn)信號(hào)顯示質(zhì)量差，兼容性差的缺陷，導(dǎo)致整個(gè)產(chǎn)品重新設(shè)計(jì)或整改，延緩了產(chǎn)品交貨進(jìn)度。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題在于針對(duì)上述現(xiàn)有技術(shù)中的不足，提供一種多路數(shù)字圖像處理系統(tǒng)，該系統(tǒng)采用基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了對(duì)多路DVI視頻冗余信號(hào)的解碼、編碼、實(shí)時(shí)處理以及輸出顯示，并且信號(hào)通道增加冗余設(shè)計(jì)，系統(tǒng)穩(wěn)定可靠、靈活性好、速度快、兼容性好、功能可擴(kuò)展、傳輸距離較長(zhǎng)、信號(hào)干擾小，有效解決了現(xiàn)有技術(shù)的不足。

為達(dá)到上述目的，本發(fā)明一種多路數(shù)字圖像處理系統(tǒng)，包括殼體、設(shè)置在殼體內(nèi)的電路板和液晶屏，其特征在于:該數(shù)字圖像處理系統(tǒng)還包括安裝在殼體內(nèi)電路板上的主控制器FPGA、與所述主控制器FPGA連接的SDRAM、LVDS編解碼芯片、第二DVI均衡器、第二DVI編解碼芯片、DVI記錄儀、電源轉(zhuǎn)換電路、與所述主控制器FPGA連接的程序存儲(chǔ)器、多個(gè)第一DVI編解碼芯片、多個(gè)第一DVI均衡器和用戶(hù)接口；所述電源轉(zhuǎn)換電路輸出端和多個(gè)第一DVI編解碼芯片的輸出端分別與主控制器FPGA的輸入端連接，所述第二DVI編解碼芯片輸入端和LVDS編解碼芯片輸入端分別與主控制器FPGA的輸出端連接，所述多個(gè)第一DVI編解碼芯片的輸入端相應(yīng)分別與多個(gè)第一DVI均衡器的輸出端連接，所述多個(gè)第一DVI均衡器的輸入端分別與用戶(hù)接口連接，所述第二DVI編解碼芯片輸出端與第二DVI均衡器輸入端連接，所述LVDS編解碼芯片輸出端與液晶屏連接，所述第二DVI均衡器輸出端與DVI記錄儀連接。

進(jìn)一步地，所述主控制器FPGA包括SDRAM乒乓操作模塊與控制模塊、數(shù)據(jù)選擇模塊、輸出信號(hào)時(shí)序生成模塊、多路信號(hào)輸入模塊、多路DVI解碼器、信號(hào)輸出模塊、DVI解碼器和LVDS解碼器；?SDRAM乒乓操作模塊與控制模塊與SDRAM連接，SDRAM乒乓操作模塊與控制模塊的輸入端分別與數(shù)據(jù)選擇模塊的輸出端、輸出信號(hào)時(shí)序生成模塊的輸出端連接，所述SDRAM乒乓操作模塊與控制模塊的輸出端與信號(hào)輸出模塊相連，所述數(shù)據(jù)選擇模塊輸入端分別與多路信號(hào)輸入模塊相連，所述多路信號(hào)輸入模塊分別相應(yīng)與多路DVI解碼器連接，所述信號(hào)輸出模塊分別與DVI解碼器、LVDS解碼器連接。

進(jìn)一步地，所述主控制器FPGA選擇Altera公司生產(chǎn)的?FPGA?芯片EP2S30F1020I4?為主控芯片。

進(jìn)一步地，所述第一DVI編解碼芯片和第二DVI編解碼芯片分別為T(mén)I公司生產(chǎn)的芯片TFP401和TFP410。

進(jìn)一步地，所述第一DVI均衡器與第二DVI均衡器均選用TI?公司生產(chǎn)的均衡器DS16EV5110。

進(jìn)一步地，所述SDRAM選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件。

進(jìn)一步地，所述電源轉(zhuǎn)換電路與用戶(hù)接口連接。