[發明專利]一種多路數字圖像處理系統

有效

• 申請號: 201410073854.2
• 申請日: 2014-03-03
• 公開（公告）號: CN103813125A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 王遠志
• 申請（專利權）人: 安慶師范學院
• 主分類號: H04N7/01
• 分類號: H04N7/01;H04N5/765;G09G3/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種多路數字圖像處理系統，包括殼體、設置在殼體內的電路板和液晶屏（4），其特征在于:該數字圖像處理系統還包括安裝在殼體內電路板上的主控制器FPGA（1）、與所述主控制器FPGA（1）連接的SDRAM（2）、LVDS編解碼芯片（3）、第二DVI均衡器（5）、第二DVI編解碼芯片（6）、DVI記錄儀（7）、電源轉換電路（8）、與所述主控制器FPGA（1）連接的程序存儲器（9）、多個第一DVI編解碼芯片（10）、多個第一DVI均衡器（11）和用戶接口（12）；所述電源轉換電路（8）輸出端和多個第一DVI編解碼芯片（10）的輸出端分別與主控制器FPGA（1）的輸入端連接，所述第二DVI編解碼芯片（6）輸入端和LVDS編解碼芯片（3）輸入端分別與主控制器FPGA（1）的輸出端連接，所述多個第一DVI編解碼芯片（10）的輸入端相應分別與多個第一DVI均衡器（11）的輸出端連接，所述多個第一DVI均衡器（11）的輸入端分別與用戶接口（12）連接，所述第二DVI編解碼芯片（6）輸出端與第二DVI均衡器（5）輸入端連接，所述LVDS編解碼芯片（3）輸出端與液晶屏（4）連接，所述第二DVI均衡器（5）輸出端與DVI記錄儀（7）連接。

2.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述主控制器FPGA（1）包括SDRAM乒乓操作模塊與控制模塊（1-1）、數據選擇模塊（1-2）、輸出信號時序生成模塊（1-3）、多路信號輸入模塊（1-4）、多路DVI解碼器（1-5）、信號輸出模塊（1-6）、DVI解碼器（1-7）和LVDS解碼器（1-8）；SDRAM乒乓操作模塊與控制模塊（1-1）與SDRAM（2）連接，SDRAM乒乓操作模塊與控制模塊（1-1）的輸入端分別與數據選擇模塊（1-2）的輸出端、輸出信號時序生成模塊（1-3）的輸出端連接，所述SDRAM乒乓操作模塊與控制模塊（1-1）的輸出端與信號輸出模塊（1-6）相連，所述數據選擇模塊（1-2）輸入端分別與多路信號輸入模塊（1-4）相連，所述多路信號輸入模塊（1-4）分別相應與多路DVI解碼器（1-5）連接，所述信號輸出模塊（1-6）分別與DVI解碼器（1-7）、LVDS解碼器（1-8）連接。

3.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述主控制器FPGA（1）選擇Altera公司生產的?FPGA?芯片EP2S30F1020I4?為主控芯片。

4.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述第一DVI編解碼芯片（10）和第二DVI編解碼芯片（6）分別為TI公司生產的芯片TFP401和TFP410。

5.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述第一DVI均衡器（11）與第二DVI均衡器（5）均選用TI?公司生產的均衡器DS16EV5110。

6.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述SDRAM（2）選用MICRO公司生產的容量為128M的MT48LC4M32B2TG-6器件。

7.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述電源轉換電路（8）與用戶接口（12）連接。

8.根據權利要求書1所述的一種多路數字圖像處理系統，其特征是：所述電源轉換電路（8）分別輸出1.2V和3.3V。