[發明專利]一種電性測試結構及方法

有效

• 申請號: 201410073483.8
• 申請日: 2014-02-28
• 公開（公告）號: CN104882434B
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 高印;柯其勇;顏圣佑;陳智岡
• 申請（專利權）人: 上海和輝光電有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 上海申新律師事務所31272
• 代理人: 吳俊

技術領域

本發明涉及測試領域，具體涉及一種電性測試結構及方法。

背景技術

隨著技術的不斷發展，器件的精度也越來越高，為了保證器件良好的性能，需要對器件進行電性測試，以避免造成不符合電性規范的器件進入下一工序進而造成不理影響。

TEG(測試元件成組)主要是用來監控產品各層電性參數及裝置的電性表現和各項電氣性能，主要項目包括電阻，電容，裝置等。電性測試組件主要通過電性測量設備的探針將電信號傳輸給電性測試組件，從而獲得電性測量值。

如圖1所示，待測金屬層1和待測金屬層2之間的介電層3（該介電層的材料一般為SiOx或SiNx）具有一定電容，為了得到全面的測量數據，待測金屬層1和待測金屬層2之間的電容測試必不可少，現有技術中，一般是采用接觸pad來連接待測金屬層1和待測金屬層2的不同位置處，然后通過電性測量設備來進行測試。

電性測量設備一般包括24根測試探針，由于機械精度的關系，測試探針的排列位置是固定的，這就要求與測試探針接觸的接觸pad點滿足一定條件，如圖2所示，每相鄰兩個接觸pad的間距L2為100um且該兩個接觸pad中心之間的距離L1為250um，全部24個接觸pad的總長度L3為5900um。由于接觸pad的尺寸和相鄰兩pad的間距為固定值，在測試過程中，如果電性測試組件的數目較多，而設計擺放位置不足，則需要對部分舍去電性測試組件項目或者采用其他共用的方式來處理來進行測試。

如圖3所示，提供10個可供接觸pad，傳統技術采用的技術方案一般是利用接觸pad1和接觸pad2來測量金屬層1和金屬層2之間形成的電容值，接觸pad3、接觸pad3、接觸pad5、接觸pad6用來測量金屬層1的電阻值，接觸pad7、接觸pad8、接觸pad9、接觸pad10用來測量金屬層2的電阻值。如果電性測試組件只有8個測試點可用，則必須要去除兩個接觸pad，而這樣的話接觸pad1和接觸pad2就有可能被舍去，進而無法測量得出金屬層1和金屬層2之間的電容值。該測試方法由于是單純去掉兩個接觸pad1和接觸pad2，進而在測試中無法得到全面的電性測量數據。

圖4所示為傳統技術的測試結構示意圖，如圖所示，在一測試只有8個測試點可用，使用接觸pad1、接觸pad2、接觸pad3、接觸pad4來測量金屬層1的電阻值，接觸pad5、接觸pad6、接觸pad7、接觸pad8來測量金屬層2的電阻值，然后在測量金屬層1電阻的4個接觸pad點和測量金屬層2電阻值的4個接觸pad點中分別選取一個接觸pad點，如接觸pad4和接觸pad5，通過接觸pad4和接觸pad5的共用來解決第一待測金屬層1和第二待測金屬層2之間形成的電容。由于所有pad均至于金屬層的一側，如果想要測量金屬層1和金屬層2之間形成的電容值，則要在接觸pad4和接觸pad5另起一個連接點連接金屬層1和金屬層2進行測量，如圖所示，選取pad4和pad分別另起一接觸點連接金屬層，以實現對第一待測金屬層1和第二待測金屬層2之間的電容值。

而在某些測試環境中，測試空間可能不足，只能滿足在所有接觸pad的同側進行測試（如在圖示中接觸pad點的下側進行），并不能同時滿足接觸pad上下兩側同時測量，所以該方法在實際測試中具有一定的限制。

中國專利（CN101281897）提供了一種用于測試柵氧化層完整性的矩陣型測試結構，由M×N個測試單元按矩陣形式排列而成，所述每一個測試單元具有第一引線和第二引線，其中，每一列的M個測試單元的第一引線均連接至一條金屬層導體，每一行的N個測試單元的第二引線也連接至一條金屬層導體，每一條金屬層導體的一端連接至一個焊墊。

該專利是采用矩陣型測試結構，可節省測試時間，提高測試精度，并減少焊墊使用數量和焊墊占用面積。但是在某些測試中，測試單元排列都是固定的，無法對排列結構進行調整，同時矩陣排列的測試結構上下占用的空間比較大，可能無法滿足某些測試條件，進而在實際測量中有一定的局限性。

中國專利（CN102593117A）公開了一種芯片襯墊的設計方法，主要是盡量減少每個芯片在探針卡的出針方向上擺放的pad的個數。該方法在芯片版圖設計時考慮了芯片的同測，盡量減少了探針卡出針方向上的pad放置個數，從而減少了芯片測試時所需探針的層數，降低了探針卡制作和維護的難度及成本，提高了探針卡的穩定性，使小尺寸芯片的大規模同測成為可能。

該專利采用的技術方案是通過在芯片版圖設計時，盡量減少探針卡出針方向上的接觸pad的放置個數，但是版圖設計耗費的人力物力較大，不可避免增加了生產成本。