[發明專利]一種深溝槽隔離結構及其制備方法在審
| 申請號: | 201410072259.7 | 申請日: | 2014-02-28 |
| 公開(公告)號: | CN104882471A | 公開(公告)日: | 2015-09-02 |
| 發明(設計)人: | 王剛寧;王海強;陳宗高;俞謙榮;楊廣立;蒲賢勇 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L21/762 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 深溝 隔離 結構 及其 制備 方法 | ||
技術領域
本發明涉及半導體領域,具體地,本發明涉及一種深溝槽隔離結構及其制備方法。
背景技術
隨著集成電路的內部元件的積集度(integration)不斷地提升,相鄰元件間的間由于距離縮短,彼此電子干擾的可能性因而提高,為此,必須有適當的隔離結構,以避免元件之間的互相干擾。
一般而言,特別是針對高壓元件而言,為了隔絕位于低濃度深阱區或是低濃度多晶硅層中的高壓元件,必須使用深溝槽(deep?trench)來達到所需要的隔絕程度。
通常將深度在3μm以上的溝槽稱為深溝槽,深溝槽結構在現今的半導體技術中得到較為廣泛的應用,深溝槽隔離結構主要用于高功率的集成BCD電路或者智能功率技術(smart?power?technology),其中深溝槽良好的隔離可以使得各種高低壓器件例如模擬、數字、高壓以及EE等集成在一起,而不會引起EMI(電磁干擾)的干擾。例如,深溝槽可作為隔離結構以隔絕不同操作電壓的電子器件。
現有技術中深溝槽隔離的制備方法如圖1a-1d所示,首先提供半導體襯底,所述半導體襯底中形成有有源區102,以在所述有源區102中形成各種有源器件,然后在所述有源區102中蝕刻形成深溝槽10,在所述深溝槽的側壁上形成氧化物層103,所述氧化物層作為保護層,然后在所述深溝槽10中填充摻雜的多晶硅材料104,以形成所述深溝槽隔離,最后在所述有源區內形成淺溝槽隔離結構。進一步,所述半導體襯底的背面還形成有導電材料層101,作為優選,所述導電材料層101為多晶硅材料層。
上述工藝方法雖然簡單,但是隨著器件的不斷縮小,所述深溝槽隔離的頂部隔離問題成為需要克服的問題,在深溝槽隔離的頂部要求在于將有源區102和所述深溝槽10中填充摻雜的多晶硅材料104有良好的隔離,在STI的邊緣,還有有源區102區有漏電的風險;受到STI形貌的限制,不可避免的在有源區102與淺溝槽隔離結構頂端有一個狹窄的區域,如圖1d圓圈所述的區域,造成有源區102與深溝槽的多晶硅材料區域隔離不良。
因此,需要對目前所述深溝槽隔離結構的制備方法作進一步的改進,以便消除上述問題。
發明內容
在發明內容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
本發明為了克服目前存在問題,提供了一種深溝槽隔離結構的制備方法,包括:
提供半導體襯底,所述半導體襯底中形成有淺溝槽隔離結構;
圖案化所述淺溝槽隔離結構和所述半導體襯底,以在所述淺溝槽隔離結構和所述半導體襯底中形成深溝槽;
在所述深溝槽的側壁上形成氧化物保護層;
選用半導體材料填充所述深溝槽,以形成深溝槽隔離結構。
作為優選,所述深溝槽位于所述淺溝槽隔離結構的中間部位,以使所述淺溝槽隔離結構包圍所述深溝槽的頂部。
作為優選,所述半導體襯底中形成有有源區,所述深溝槽隔離結構位于所述有源區內。
作為優選,選用半導體材料填充所述深溝槽之后,還進一步包括平坦化的步驟。
作為優選,所述半導體材料選用摻雜的多晶硅。
本發明還提供了一種深溝槽隔離結構,包括:
半導體襯底;
淺溝槽隔離結構,位于所述半導體襯底中;
深溝槽隔離,嵌于所述淺溝槽隔離結構和所述半導體襯底中,所述淺溝槽隔離結構環繞包圍住所述深溝槽隔離的頂部。
作為優選,所述半導體襯底中還形成有有源區,所述淺溝槽隔離結構和所述深溝槽隔離位于所述有源區中。
作為優選,所述深溝槽隔離包括位于深溝槽側壁上的氧化物保護層以及位于中心的半導體材料。
本發明為了解決現有技術中深溝槽隔離結構頂部隔離不良的問題,提供了一種新的制備方法,在所述方法中首先在所述半導體襯底中形成淺溝槽隔離結構,然后在所述隔離結構和所述半導體襯底中形成深溝槽,然后形成側壁氧化物層并填充摻雜的多晶硅,以形成所述深溝槽隔離結構,通過所述方法制備得到的深溝槽隔離被所述淺溝槽隔離結構包圍,增強了所述深溝槽隔離結構的隔離效果,工藝上對準要求降低,減少了工藝步驟,增加了工藝可實現度。
附圖說明
本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述,用來解釋本發明的裝置及原理。在附圖中,
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410072259.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種半導體結構及其制備方法
- 下一篇:電子裝置、電子設備以及移動體
- 同類專利
- 專利分類





