[發明專利]多次可規劃非易失性查找表及輸出位產生方法有效
| 申請號: | 201410068933.4 | 申請日: | 2014-02-27 |
| 公開(公告)號: | CN104008775B | 公開(公告)日: | 2017-01-25 |
| 發明(設計)人: | 王立中 | 申請(專利權)人: | 閃矽公司 |
| 主分類號: | G11C16/06 | 分類號: | G11C16/06;G11C16/34 |
| 代理公司: | 北京三友知識產權代理有限公司11127 | 代理人: | 任默聞 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多次 規劃 非易失性 查找 輸出 產生 方法 | ||
技術領域
本發明有關于邏輯元件(Logic?Element,LE)中的查找表(Look-Up-Table,LUT),為現場可編程門陣列(Field?Programmable?Gate?Array,FPGA)的基本建構區塊,特別地,相較于傳統以靜態隨機存取存儲器(Static?Random?Access?Memory,SRAM)為基礎的易失性查找表,本發明非易失性查找表(Non-Volatile?LUT,NV-LUT)的規劃數據(configuration?data)為非易失性。相較于復雜可編程邏輯裝置(Complex?Programmable?Logic?Device,CPLD)具有分隔的晶載(on-chip)非易失性存儲器單元來儲存規劃數據,在可規劃(configurable)數字電路中,本發明的非易失性查找表將非易失性規劃數據儲存于各邏輯元件單元,以進行直接存取。
背景技術
FPGA已廣泛應用于規劃數字電路。就數字電路開發而言,FPGA比特殊應用集成電路(Application?Specific?Integrated?Circuit,ASIC)更經濟,尤其是先進技術世代(technology?node)具有昂貴的光罩組(mask?set)和工藝(process)成本。較高的邏輯門總數(logic?gate?count)和性能的需求已驅使FPGA邁向先進工藝技術世代。FPGA中的組合邏輯(combination?logic)功能是以邏輯元件中的該些以靜態隨機存取存儲器為基礎的查找表來規劃。數字電路的特殊應用功能是經由FPGA中的互連矩陣(interconnection?matrix)來連接多個規劃邏輯元件而完成。因為該些以靜態隨機存取存儲器為基礎的查找表為易失性,所以在電源切斷后其規劃便不見了。FPGA的應用需要有非易失性存儲器來儲存非易失性規劃數據,以及在開啟FPGA芯片電源后,須將規劃數據載回(load?back)至該些查找表中的SRAM單元(cell)。FPGA(低邏輯元件總數(count))與晶載非易失性存儲器單位整合起來就是CPLD。相較于FPGA開發是以目前最進步的納米(nano-meter)互補金屬氧化物半導體(Complementary?Metal-Oxide-Semiconductor,CMOS)技術制作的大數量邏輯元件,CPLD仍停留在以次微米(sub-micron)工藝技術制作的低數量邏輯元件。CPLD發展遠落后FPGA的主要原因是缺乏成本效益和適用于數字電路并以標準CMOS技術工藝制作的可縮放(scalable)非易失性存儲器裝置。
再者,因為在CPLD中,用以儲存規劃數據的傳統嵌入式(embedded)非易失性存儲器(Non-Volatile?Memory,NVM)單元被配置成分隔的陣列,所以擷取該規劃數據需要感測電路(sensing?circuitry)來將NVM電流信號轉換(convert)成數字信號,并將該轉換數字信號寫入至各邏輯元件中的SRAM單元。該些數據擷取和載入過程不僅消耗更多芯片功率,而且減低芯片初始化速率(initialization?speed)。而載入非易失性規劃數據的NVM感測電路和SRAM寫入電路的需求,在經濟考量上亦阻礙將NVM裝置直接并入于各該邏輯元件單位。因為互補NVM裝置的應用(美國專利申請號13/399,753和13/454,871(中國專利申請號201310145384.1),上述專利的內容在此被整體引用作為本說明書內容的一部分),一互補可縮放門邏輯非易失性存儲器(Scalable?Gate?Logic?Non-Volatile?Memory,SGLNVM)裝置配對(pair)可儲存非易失性數字數據,并且不需經由感測放大器(sensing?amplifier)而直接輸出數字信號;能直接自儲存非易失性規劃數據的多個互補SGLNVM裝置配對輸出數字數據信號,使得一完全整合(fully?integrated)的非易失性查找表能夠實現。
為了實現該些可規劃數字電路,利用以標準CMOS邏輯工藝制作的SGLNVM裝置的可規劃互連矩陣已被揭露(美國專利申請號13/683,721(中國專利申請號201310589240.5),上述專利的內容在此被整體引用作為本說明書內容的一部分)。
發明內容
本發明實施例的主要目的在于提供一種多次可規劃非易失性查找表及輸出位產生方法,以解決現有技術中的規劃數據無法在斷電后繼續儲存等問題。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于閃矽公司,未經閃矽公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410068933.4/2.html,轉載請聲明來源鉆瓜專利網。





