[發明專利]光伏元件及其制造方法

有效

• 申請號: 201410068654.8
• 申請日: 2014-02-27
• 公開（公告）號: CN104037242A
• 公開（公告）日: 2014-09-10
• 發明（設計）人: 布迪·賈約諾;楊明瑞;丁傳文;邱玉婷;譚任廷;吳文生;沈國偉;胡芳維
• 申請（專利權）人: 旭泓全球光電股份有限公司
• 主分類號: H01L31/0216
• 分類號: H01L31/0216;H01L31/04;H01L31/18
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 于寶慶;劉春生

技術領域

本發明涉及一種光伏元件及其制造方法，并且特別地，涉及能有效地抑制發生電勢誘發衰減(potential-induced?degradation,PID)效應的光伏元件及其制造方法。

背景技術

近來，由于PID效應引發的光伏元件及其封裝模組的可靠性問題受到日益重視。光伏元件制造商皆致力于開發能抑制發生PID效應的光伏元件及其封裝模組。PID效應最早于2005年由Sunpower公司于n型態硅基光伏元件中發現。封裝模組長期在高溫、潮濕環境中且高電壓作用下使得玻璃、封裝材料之間存在漏電流，大量的電荷聚集在光伏元件表面，使得光伏元件的表面效果惡化，導致光伏元件的效能特性，如填充系數(FF)、短路電流密度(Jsc)、開路電壓(Voc)等，急遽下降，封裝模組的效能低于設計標準。這些引起衰減的現象稱為電位誘發衰減(PID)效應。

關于硅基光伏元件，已有現有技術利用調整SiN_x抗反射層的折射率來達成抑制PID效應。然而，此種作法會略為犧牲抗反射層本身的功效，也就是抗反射層的反射率會提升。并且，此種作法也不盡然適用于其他類型的光伏元件。

已有論文指出電位誘發衰減效應一般可區分為以下三種模式：半導體材料表面的活性區影響；半導體接面的性能衰減和分流現象；以及電解腐蝕及金屬導電離子遷移。一般來說，PID效應大多是從光伏元件的邊緣開始發生。因此，如何抑制光伏元件及其模組發生PID效應，特別是針對從光伏元件的邊緣開始發生的PID效應，以延長光伏元件的使用年限，是此領域的人士努力的方向。

發明內容

因此，本發明所欲解決的一技術問題在于提供一種能有效地抑制發生PID效應的光伏元件及其制造方法。

本發明的一較佳具體實施例的光伏元件包含半導體結構組合以及第一保護層。半導體結構組合具有多個側表面，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、雙接面、多重接面，或其他類型接面。特別地，第一保護層形成以被覆半導體結構組合的多個側表面。藉此，第一保護層能有效地抑制本發明的光伏元件發生電勢誘發衰減效應。

進一步，本發明的光伏元件還包含第二保護層。第二保護層形成以被覆第一保護層。

本發明的一較佳具體實施之制造光伏元件的方法，首先是制備半導體結構組合，其中半導體結構組合具有多個側表面，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、雙接面、多重接面，或其他類型接面。最后，本發明的方法形成第一保護層，以被覆半導體結構組合的多個側表面。

與現有技術不同，被覆半導體結構組合的多個側表面的第一保護層能有效地抑制本發明的光伏元件發生PID效應。

關于本發明的優點與精神可以通過以下的發明詳述及所附圖式得到進一步的了解。

附圖說明

圖1是本發明的一較佳具體實施例的光伏元件的剖面視圖。

圖2至圖3是本發明的一較佳具體實施例的制造光伏元件的方法的過程的剖面視圖。

圖4至圖7是本發明的第一范例的制造硅基光伏元件的方法的過程的剖面視圖。

圖8至圖9是本發明的第二范例的制造硅基光伏元件的方法的過程的剖面視圖。

圖10至圖11是本發明的第三范例的制造硅基光伏元件的方法的過程的剖面視圖。

圖12至圖13是本發明的第四范例的制造硅基光伏元件的方法的過程的剖面視圖。

其中，附圖標記說明如下：

具體實施方式

請參閱圖1，圖1是以剖面視圖示意地繪示本發明的一較佳具體實施例的光伏元件1。

如圖1所示，本發明的光伏元件1包含半導體結構組合10以及第一保護層12。半導體結構組合10具有多個側表面102，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、雙接面、多重接面，或其他類型接面。也就是說，本發明的光伏元件1可以是單晶硅光伏元件、類單晶硅光伏元件、多晶硅光伏元件、砷化鎵基光伏元件、非晶硅薄膜光伏元件、微晶硅(μ-Si)薄膜光伏元件、硫化鎘(CdS)薄膜光伏元件、銻化鎘(CdTe)薄膜光伏元件、銅銦硒化物(CuInSe₂,CIS)薄膜光伏元件、銅銦鎵硒化物(Cu(In,Ga)Se₂,CIGS)薄膜光伏元件、染料敏化(DSSC)薄膜光伏元件，等各種類型的光伏元件。于圖1中，半導體結構組合10中繪示接面104做為代表。