[發明專利]一種無數據輔助的并行時鐘同步方法及系統

在審

• 申請號: 201410067434.3
• 申請日: 2014-02-26
• 公開（公告）號: CN103812594A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 張彧;曾安輝;吳義辰;姜龍;吳釗
• 申請（專利權）人: 清華大學
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 李迪

技術領域

本發明涉及通信技術領域，具體涉及一種無數據輔助的并行時鐘同步方法及系統。

背景技術

在數字通信中，消息是由一連串的信息碼元組成的，這些碼元通常具有相同的持續時間。碼元序列的持續時間通常由固定頻率的采樣時鐘控制。為了保證接收端與發射端碼元序列一致，需要收發兩端采樣時鐘的持續時間（頻率）與起始位置（相位）的完全同步。

現有的無數據輔助時鐘同步方法為Gardner提出的應用于二進制相移鍵控BPSK及四進制移相鍵控QPSK的無數據輔助時鐘恢復算法，該方法在高斯信道環境下得到了廣泛的應用。

但傳統的Gardner算法收斂時間較長，受多徑干擾影響明顯，因此不太適用于具有較強多徑的信道環境。

發明內容

本發明所要解決的技術問題現有的無數據輔助時鐘同步方法受多徑干擾影響明顯，不太適用于具有較強多徑的信道環境。

為此目的，本發明提出一種無數據輔助的并行時鐘同步方法，該方法包括：

S1.將接收數據進行緩存；

S2.對緩存的數據進行并行時鐘誤差檢測，獲得采樣時鐘偏差；

S3.根據采樣時鐘偏差，對緩存的數據進行并行內插控制，得到并行數據；

S4.對所述并行數據進行內插，完成采樣時鐘誤差補償；

S5.輸出內插后的并行數據，實現時鐘同步。

其中，在步驟S1中，所述接收數據滿足奈奎斯特采樣定律，所述緩存的模式采用乒乓緩存模式。

其中，在步驟S2中，所述并行時鐘誤差檢測包括：

S21.對所述緩存的數據進行非線性變換；

S22.根據采樣率與符號速率的比值N，計算N點數據的一階傅里葉級數，并求出M段N點數據的傅里葉級數的平均傅里葉級數，所述M由計算精度確定；

S23.根據所述平均傅里葉級數求出平均傅里葉級數的相位；

S24.根據平均傅里葉級數的相位計算采樣時鐘偏差。

其中，在步驟S3中，所述并行內插控制包括：

S31.判斷采樣是否為過采樣，若采樣為過采樣，則進行丟點，若采樣不是過采樣，則不進行丟點；

S32.判斷采樣是否為欠采樣，若采樣為欠采樣，則進行增點，若采樣不是欠采樣，則不進行增點。

其中，在步驟S31中，所述過采樣為上一次采樣時鐘偏差是正的最大值且當前采樣時鐘偏差是負的最小值的采樣過程；所述丟點為跳過緩存的開始N個數據再并行輸出；

在步驟S32中，所述欠采樣為上一次采樣時鐘偏差是負的最小值且當前采樣時鐘偏差是正的最大值的采樣過程；所述增點為從上一次緩存的最后N點數據開始并行輸出。

其中，所述步驟S4包括：

S41.將所述并行數據進行分組；

S42.將分組后的數據及插值參數代入插值公式，得到一個輸出數據，所述插值參數為采樣時鐘偏差的相反數；

S43.將所有分組得到的輸出數據并行輸出。

本發明還提出一種無數據輔助的并行時鐘同步系統，該系統包括：

緩存控制模塊，用于緩存接收數據；

并行時鐘誤差檢測模塊，用于對緩存的數據進行并行時鐘誤差檢測，獲得采樣時鐘偏差；

內插控制模塊，用于根據采樣時鐘偏差，對緩存的數據進行并行內插控制，得到并行數據；

內插模塊，用于對所述并行數據進行內插，完成采樣時鐘誤差補償；

輸出模塊，用于輸出內插后的并行數據，實現時鐘同步。

其中，所述緩存控制模塊包括兩個緩存器及一個控制器，所述控制器用于將接收數據分段交替緩存到兩個緩存器中。

相比于現有技術，本發明提供的方法的有益效果是：通過利用輸入信號的非線性變換能夠保留采樣時鐘的頻譜信息，而采樣時鐘的偏差在頻譜上表現為相位的偏移，將非線性變換后的輸入信號展開成傅里葉級數，然后從其相位信息中提取采樣時鐘偏差。該方法是基于無數據輔助的前饋結構，具有結構簡單，性能穩定，處理時延小，對信道條件要求較低等特點，適用于具有較強多徑的信道環境且能滿足高速大數據量的處理要求，不需要采樣時鐘誤差做判決反饋，大大縮短了時鐘同步的處理時延。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。