[發明專利]選區SiGeSn層及其形成方法

在審

• 申請號: 201410064527.0
• 申請日: 2014-02-25
• 公開（公告）號: CN103839789A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 肖磊;王敬;趙梅;梁仁榮;許軍
• 申請（專利權）人: 清華大學
• 主分類號: H01L21/266
• 分類號: H01L21/266
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發明涉及半導體薄膜制造領域，具體涉及一種選區SiGeSn層及其形成方法。

背景技術

隨著微電子技術的發展，器件尺寸的不斷縮小，Si材料較低的遷移率已成為制約器件性能的主要因素。為了不斷提升器件的性能，必須采用更高遷移率的溝道材料。目前研究的主要技術方案為：采用Ge材料做PMOSFET器件的溝道材料，III-V化合物半導體材料為NMOSFET器件的溝道材料。Ge具有四倍于Si的空穴遷移率，隨著研究的不斷深入，Ge溝道MOSFET中的技術難點逐一被攻克。與Ge相兼容的Ge_1－xSn_x合金（GeSn）是一種IV族半導體材料，具有良好的電學特性。首先，應變GeSn材料具有比Ge更高的空穴遷移率，具有應用于PMOSFET器件溝道的前景；其次，當以Ge材料為溝道時，在源漏中填充GeSn合金，可以在Ge溝道中引入單軸壓應變，大幅度提升Ge溝道的性能，當溝道長度在納米尺度時，其性能提升尤為明顯；第三，理論計算結果表明，當x>0.11時，應變Ge_1－xSn_x合金將成為一種直接帶隙的半導體，這使得GeSn合金逐漸成為Si基集成光電子學中的一個新的研究熱點。并且，GeSn合金與硅的互補金屬氧化物半導體(CMOS)工藝具有良好的兼容性。

然而，直接生長高質量高Sn含量的GeSn合金非常困難。首先，Sn在Ge中的平衡固溶度小于1%（約為0.3%）；其次，Sn的表面能比Ge小，非常容易發生表面分凝；再次，Ge和α-Sn具有很大的晶格失配(14.7%)。為了抑制Sn的表面分凝，提高Sn的含量，可在材料生長時摻入一定量的Si，形成SiGeSn層。Si的晶格常數比Ge小，而Sn的晶格常數比Ge大，通過在GeSn合金中摻入Si，可以提高GeSn合金的穩定性。

在生長SiGeSn材料時，通常采用的方法為分子束外延（MBE）。其中，現有的MBE工藝生長SiGeSn材料的過程為：先在襯底上外延生長一層SiGe緩沖層，再外延SiGeSn薄膜。該方法可得到晶體質量較好的SiGeSn薄膜，但設備昂貴，生長過程較為費時，成本高，在大規模生產中將受到一定限制。

也有人采用化學氣相淀積（CVD）工藝生長SiGeSn薄膜，但工藝不穩定，制得的SiGeSn薄膜質量較差，熱穩定性不佳，Sn易分凝，成本也較高。

發明內容

本發明的目的在于至少解決上述技術缺陷之一，特別是提供一種簡單易行且成本低的選區SiGeSn層及其形成方法。

為實現上述目的，本發明第一方面實施例的選區SiGeSn層的形成方法可以包括以下步驟：提供頂部具有SiGe層的襯底；在所述SiGe層表面形成掩膜，并在所述掩膜上形成開口；向所述SiGe層表層注入含有Sn元素的原子、分子、離子或等離子體，以在開口位置形成SiGeSn層。

根據本發明實施例的選區SiGeSn層的形成方法可以得到厚度較薄、質量較好的SiGeSn層，具有簡單易行、成本低的優點。

在本發明的一個實施例中，所述注入的方法包括離子注入。

在本發明的一個實施例中，所述離子注入包括等離子體源離子注入和等離子體浸沒離子注入。

在本發明的一個實施例中，所述注入的方法包括磁控濺射。

在本發明的一個實施例中，在利用所述磁控濺射注入的過程中，在所述襯底上加載負偏壓。

在本發明的一個實施例中，還包括，去除所述磁控濺射在所述SiGeSn層之上形成的Sn薄膜。

在本發明的一個實施例中，利用對SiGeSn和Sn具有高腐蝕選擇比的溶液清洗以去除所述Sn薄膜。

在本發明的一個實施例中，所述注入的過程中對所述襯底加熱，加熱溫度為100-600℃。

在本發明的一個實施例中，還包括，在所述注入之后，對所述SiGeSn層退火，退火溫度為100-600℃。

在本發明的一個實施例中，所述SiGeSn層為應變SiGeSn層。

在本發明的一個實施例中，所述應變SiGeSn層的厚度為0.5-100nm。

在本發明的一個實施例中，所述應變SiGeSn層中Sn的原子百分含量小于20%。

在本發明的一個實施例中，所述頂部具有SiGe層的襯底包括：絕緣體上SiGe襯底、表層為SiGe薄膜的Si襯底或Ge襯底。

為實現上述目的，本發明第二方面實施例的選區SiGeSn層，采用上文公開的方法形成。