[發明專利]半導體封裝結構的形成方法

有效

• 申請號: 201410061904.5
• 申請日: 2014-02-24
• 公開（公告）號: CN103887187B
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 夏鑫;丁萬春;高國華
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L23/31;H01L23/488
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

一種半導體封裝結構的形成方法，包括：提供半導體芯片，在芯片的焊盤上依次形成耐熱金屬層和金屬浸潤層，在金屬浸潤層上依次形成附著層和阻擋層，在阻擋層上形成焊料后回流，形成柱狀凸點；提供引線框架，將形成有柱狀凸點的芯片倒裝于引線框架上，所述柱狀凸點與引線框架的內引腳電連接；形成密封所述芯片、柱狀凸點和引線框架，并裸露出所述外引腳的塑封層。本發明使得封裝結構占據的橫向的面積減小，整個封裝結構的體積相應減小，提高了封裝結構的集成度。

技術領域

本發明涉及半導體封裝領域，尤其涉及一種半導體封裝結構、的形成方法。

背景技術

隨著電子產品如手機、筆記本電腦等朝著小型化，便攜式，超薄化，多媒體化以及滿足大眾需求的低成本方向發展，高密度、高性能、高可靠性和低成本的封裝形式及其組裝技術得到了快速的發展。與價格昂貴的BGA(Ball Grid Array)等封裝形式相比，近年來快速發展的新型封裝技術，如四邊扁平無引腳QFN(Quad Flat No-leadPackage)封裝，由于其具有良好的熱性能和電性能、尺寸小、成本低以及高生產率等眾多的優點，引發了微電子封裝技術領域的一場新的革命。

圖1為現有的QFN封裝結構的結構示意圖，所述QFN封裝結構包括：半導體芯片14，所述半導體芯片1上具有焊盤2；引腳3(引線框架)，所述引腳3圍繞所述半導體芯片1的四周排列；金屬導線4，金屬導線4將半導體芯片1的焊盤2與環繞所述半導體芯片1的引腳3電連接；塑封材料5，所述塑封材料5將半導體芯片1、金屬線4和引腳3密封，引腳3的表面裸露在塑封材料的底面，通過引腳3實現半導體芯片1與外部電路的電連接。

現有的封裝結構占據的體積較大，不利于封裝結構集成度的提高。

發明內容

本發明解決的問題是怎樣提高封裝結構的集成度。

為解決上述問題，本發明提供一種半導體封裝結構的形成方法，包括：提供半導體芯片，所述芯片的表面設有焊盤和鈍化層，所述鈍化層設有裸露所述焊盤的第一開口；在芯片的焊盤和鈍化層上依次形成耐熱金屬層和金屬浸潤層；在金屬浸潤層上形成光刻膠，所述光刻膠設有曝露出芯片焊盤上方金屬浸潤層的第二開口，所述第二開口小于所述第一開口；在第二開口中的金屬浸潤層上依次形成附著層和阻擋層；在阻擋層上形成焊料；去除光刻膠；蝕刻鈍化層上的耐熱金屬層和金屬浸潤層至鈍化層裸露；回流焊料，形成柱狀凸點；其中，所述焊料的厚度是35～70μm；提供L型引線框架，所述L型引線框架設有若干分立的引腳，內引腳和外引腳設于引腳的相對兩面；將形成有柱狀凸點的芯片倒裝于引線框架上，所述柱狀凸點與所述內引腳電連接，所述外引腳沿遠離所述柱狀凸點的方向延伸；通過注塑形成密封所述芯片、柱狀凸點和引線框架，并裸露出所述外引腳的塑封層，其中，填充所述塑封層時，所述若干分立的引腳間的開口與所述芯片之間的空間以及所述芯片與所述內引腳之間的空間是相通的，所述塑封層包圍所述芯片，并填充滿所述若干分立的引腳間的開口及所述芯片和所述內引腳之間的區域。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的封裝結構的形成方法將半導體芯片倒裝在引腳上方，通過柱狀凸點將半導體芯片上的焊盤與內引腳電連接，使得形成的封裝結構占據的橫向的面積減小，整個封裝結構的體積較小，提高了封裝結構的集成度。

附圖說明

圖1為現有技術封裝結構的結構示意圖；

圖2～圖11為本發明實施例封裝結構的形成過程的剖面結構示意圖。

具體實施方式

下面結合附圖對本發明的具體實施方式做詳細的說明。

首先，參考圖2，提供半導體芯片200，所述半導體芯片200的表面設有焊盤201和鈍化層202，所述鈍化層202設有裸露所述焊盤201的第一開口。