[發(fā)明專利]集成電路芯片和包括其的多芯片系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410060337.1
• 申請(qǐng)日: 2014-02-21
• 公開（公告）號(hào): CN104183276B
• 公開（公告）日: 2019-03-19
• 發(fā)明（設(shè)計(jì)）人: 邊相鎮(zhèn)
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G11C29/08
• 分類號(hào): G11C29/08;G11C29/40
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種集成電路芯片包括：測(cè)試電路，其適用于執(zhí)行測(cè)試操作，并且產(chǎn)生表示集成電路芯片中是否存在錯(cuò)誤的測(cè)試結(jié)果信號(hào)；傳輸單元，其適用于通過層間通道來傳輸測(cè)試結(jié)果信號(hào)。在傳輸單元傳輸測(cè)試結(jié)果信號(hào)之前，將層間通道預(yù)充電至第一電平，而當(dāng)存在錯(cuò)誤時(shí)將層間通道驅(qū)動(dòng)至第二電平。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2013年5月28日提交的申請(qǐng)?zhí)枮?0-2013-0060307的韓國專利申請(qǐng)的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例性實(shí)施例涉及一種集成電路芯片和包括其的多芯片系統(tǒng)，更具體而言，涉及一種便于多芯片系統(tǒng)的測(cè)試的技術(shù)。

背景技術(shù)

當(dāng)完成制造存儲(chǔ)器件，例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）、電阻式隨機(jī)存取存儲(chǔ)器（RRAM）、相變隨機(jī)存取存儲(chǔ)器（PRAM）、鐵電隨機(jī)存取存儲(chǔ)器（FRAM）、磁性隨機(jī)存取存儲(chǔ)器（MRAM）以及快閃存儲(chǔ)器時(shí)，必須執(zhí)行測(cè)試以檢查存儲(chǔ)器件是否正常地操作。在存儲(chǔ)器件的測(cè)試中，不僅測(cè)試的可靠性是重要的，而且測(cè)試在幾千萬的單元中的高速測(cè)試也是重要的。具體地，由于存儲(chǔ)器件的開發(fā)周期和在裝運(yùn)之前所需的存儲(chǔ)器件的測(cè)試時(shí)間對(duì)制造成本具有直接影響，所以測(cè)試時(shí)間的減少成為制造商之間的生產(chǎn)力和競(jìng)爭(zhēng)的重要問題。作為用于減少測(cè)試時(shí)間的方法，可以利用壓縮測(cè)試（并行測(cè)試）。壓縮測(cè)試執(zhí)行如下。首先，將相同的數(shù)據(jù)寫入至多個(gè)單元，然后通過利用異或門等來讀取。當(dāng)從多個(gè)單元中讀取相同的數(shù)據(jù)時(shí)，判定通過并表示為‘1’，而當(dāng)從多個(gè)單元中讀取到任意一個(gè)不同的數(shù)據(jù)時(shí)，判定失敗并表示為‘0’。

為了增加存儲(chǔ)器的集成度，開始應(yīng)用包括層疊有多個(gè)存儲(chǔ)器芯片的三維（3D）結(jié)構(gòu)，來替代現(xiàn)有的二維（2D）結(jié)構(gòu)。由于需要具有高集成度和高容量的存儲(chǔ)器，因此可以利用3D層疊結(jié)構(gòu)的存儲(chǔ)器芯片來增加容量，并且減小半導(dǎo)體芯片的尺寸，由此改善集成度。作為3D結(jié)構(gòu)，可以應(yīng)用穿通硅通孔（TSV）結(jié)構(gòu)。TSV結(jié)構(gòu)被視為用于克服傳輸速度依賴于離模塊上的控制器的距離而減小、數(shù)據(jù)帶寬的易損性以及傳輸速度依賴于封裝體的變化而減小的替代方案。TSV結(jié)構(gòu)包括被形成穿過多個(gè)存儲(chǔ)器芯片的路徑、和形成在路徑中的電極，以執(zhí)行層疊的芯片之間的通信。

當(dāng)在包括層疊其中的多個(gè)存儲(chǔ)器芯片的3D存儲(chǔ)器系統(tǒng)中執(zhí)行壓縮測(cè)試（并行測(cè)試）時(shí)，利用哪種方法便于壓縮測(cè)試會(huì)是一個(gè)重要的問題。

發(fā)明內(nèi)容

各種示例性實(shí)施例涉及一種用于測(cè)試包括層疊其中的多個(gè)存儲(chǔ)器芯片或集成電路芯片的多芯片系統(tǒng)的技術(shù)。

根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種集成電路芯片包括：測(cè)試電路，其適用于執(zhí)行測(cè)試操作并且產(chǎn)生表示集成電路芯片中是否存在錯(cuò)誤的測(cè)試結(jié)果信號(hào)；以及傳輸單元，其適用于通過層間通道來傳輸測(cè)試結(jié)果信號(hào)，其中，在傳輸單元傳輸測(cè)試結(jié)果信號(hào)之前將層間通道預(yù)充電至第一電平，而當(dāng)存在錯(cuò)誤時(shí)將層間通道驅(qū)動(dòng)至第二電平。

根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種多芯片系統(tǒng)包括多個(gè)芯片、和被多個(gè)芯片共享的層間通道。每個(gè)芯片包括：測(cè)試電路，其適用于執(zhí)行相應(yīng)芯片的測(cè)試操作并且產(chǎn)生表示在相應(yīng)芯片中是否存在錯(cuò)誤的測(cè)試結(jié)果信號(hào)；以及傳輸單元，其適用于當(dāng)存在錯(cuò)誤時(shí)將層間通道驅(qū)動(dòng)至第二電平，而在多個(gè)芯片的傳輸單元傳輸測(cè)試結(jié)果信號(hào)之前將層間通道預(yù)充電至第一電平。

根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種多芯片系統(tǒng)包括多個(gè)存儲(chǔ)器芯片和多個(gè)層間通道。每個(gè)存儲(chǔ)器芯片包括：測(cè)試電路，其適用于壓縮多位讀取數(shù)據(jù)，并且產(chǎn)生1位或更多位壓縮數(shù)據(jù)，以及具有根據(jù)存儲(chǔ)器芯片的數(shù)目變化的壓縮率；以及通道分配電路，其適用于在多個(gè)層間通道之中，分配要傳送測(cè)試電路的壓縮數(shù)據(jù)的層間通道。

附圖說明

圖1是根據(jù)本發(fā)明的第一示例性實(shí)施例的多芯片系統(tǒng)的框圖。

圖2是圖1中所示的傳輸單元和預(yù)充電單元的電路圖。

圖3是說明根據(jù)本發(fā)明的第二示例性實(shí)施例的多芯片系統(tǒng)的框圖。