[發明專利]一種檢測多晶硅殘留的測試結構有效
| 申請號: | 201410060317.4 | 申請日: | 2014-02-21 |
| 公開(公告)號: | CN103943608A | 公開(公告)日: | 2014-07-23 |
| 發明(設計)人: | 曹巍;周柯 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L23/544 | 分類號: | H01L23/544;G01N27/92;G01N27/00 |
| 代理公司: | 上海申新律師事務所 31272 | 代理人: | 吳俊 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 檢測 多晶 殘留 測試 結構 | ||
技術領域
本發明涉及一種測試結構,尤其涉及一種檢測多晶硅殘留的測試結構。
背景技術
現有的多晶硅測試結構僅應用于WAT測試,偵測參數為多晶硅間介質的漏電。目前的測試結構如圖1所示,高壓測試焊盤1和低壓測試焊盤2各自連接金屬線3,金屬線3上設置多晶硅4,多晶硅4呈梳狀設置,但是由于面積有限、間距設計過大、方向單一等,導致很難偵測到多晶硅殘留,無法及早改善工藝缺陷,對后續良率及可靠性產生較大的影響。
中國專利(CN103151256A)公開了一種去除柵極邊墻下殘留多晶硅的干法刻蝕方法,該方法在常規的多晶硅引線干法刻蝕工藝流程的末尾,增加一步多晶硅的各向同性過刻蝕,將柵極邊墻下的凹口內殘留的多晶硅刻蝕掉。本發明通過在多晶硅引線回路刻蝕工藝中加入一步對氧化膜選擇比較高、多晶硅刻蝕速率很高的各向同性刻蝕工藝步驟,徹底清除了柵極邊墻下凹口內的多晶硅殘留,從而提高了器件的電學性能和產能。
中國專利(CN103094102A)本發明公開了一種去除雙極型晶體管工藝中發射極多晶硅刻蝕殘留的方法,生長基區鍺硅外延層后,在基區鍺硅外延層上生長一層氧化膜,然后通過干法刻蝕氧化膜和鍺硅外延層形成雙極型晶體管的基極,采用濕法清晰去除基極上面的氧化膜,再淀積由氧化膜和氮化膜組成的介質膜,刻蝕介質膜形成發射極窗口,在其上淀積發射極多晶硅并進行離子注入,刻蝕形成發射極。本發明利用形成發射極窗口的介質層填充了外基區多晶硅兩側的端面,從而阻止了發射極多晶硅刻蝕時在基極多晶硅兩側的殘留,解決了發射極多晶硅刻蝕殘留的問題,從而解決了基極和集電極漏電的風險,降低了基極多晶硅和深接觸孔的距離,提高了器件的集成度。
發明內容
有鑒于此,本發明提出一種檢測多晶硅殘留的測試結構,以解決上述由于面積有限、間距設計過大、方向單一等,導致很難偵測到多晶硅殘留,無法及早改善工藝缺陷,對后續良率及可靠性產生較大的影響的問題。
為達到上述目的,本發明的技術方案是這樣實現的:
一種檢測多晶硅殘留的測試結構,其中,包括高壓測試焊盤、低壓測試焊盤、金屬線和多晶硅組排;
所述多晶硅組排包括若干縱向平行排列的多晶硅和若干橫向平行排列的多晶硅,部分所述若干橫向平行排列的多晶硅通過一第一金屬線與所述低壓測試焊盤連接,其余所述若干橫向平行排列的多晶硅通過一第二金屬線與所述高壓測試焊盤連接;部分所述若干縱向平行排列的多晶硅通過所述第一金屬線與所述低壓測試焊盤連接,其余所述若干縱向平行排列的多晶硅通過所述第二金屬線與所述高壓測試焊盤連接;
其中,在所述若干縱向平行排列的多晶硅中,與所述高壓測試焊盤連接的多晶硅和與所述低壓測試焊盤連接的多晶硅之間為間隔分布;在若干橫向平行排列的多晶硅中,與所述高壓測試焊盤連接的多晶硅和與所述低壓測試焊盤連接的多晶硅之間為間隔分布。。
上述檢測多晶硅殘留的測試結構,其中,在所述若干縱向平行排列的多晶硅中,與所述高壓測試焊盤連接的多晶硅和與所述低壓測試焊盤連接的多晶硅長度和寬度相等。
上述檢測多晶硅殘留的測試結構,其中,在所述若干橫向平行排列的多晶硅中,與所述高壓測試焊盤連接的多晶硅和與所述低壓測試焊盤連接的多晶硅長度和寬度相等。
上述檢測多晶硅殘留的測試結構,其中,在所述若干縱向平行排列的多晶硅中,與所述高壓測試焊盤連接的任意一個多晶硅和與其相鄰的兩個連接于所述低壓測試焊盤的多晶硅之間的距離相等。
上述檢測多晶硅殘留的測試結構,其中,在所述若干橫向平行排列的多晶硅中,與所述高壓測試焊盤連接的任意一個多晶硅和與其相鄰的兩個連接于所述低壓測試焊盤的多晶硅之間的距離相等。
上述檢測多晶硅殘留的測試結構,其中,在所述若干橫向平行排列的多晶硅中,連接于所述低壓測試焊盤的多晶硅和連接于所述高壓測試焊盤的多晶硅數量相等。
上述檢測多晶硅殘留的測試結構,其中,在所述若干縱向平行排列的多晶硅中,連接于所述低壓測試焊盤的多晶硅和連接于所述高壓測試焊盤的多晶硅數量相等。
本發明由于采用了上述技術,產生的積極效果是:
通過本發明的使用,多晶硅殘留的檢測對于半導體制程是非常關鍵的技術,對于提高產品的良率和可靠性非常重要。新設計的測試結構在晶圓端可以進行有效檢測,及時發現和改善工藝條件,降低品質風險成本。
附圖說明
構成本發明的一部分的附圖用來提供對本發明的進一步理解,本發明的示意性實施例及其說明用于解釋本發明,并不構成對本發明的不當限定。在附圖中:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410060317.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種平床身數控車床排屑結構
- 下一篇:低溫沸騰氯化方法和低溫沸騰氯化爐





