[發明專利]一種FINFET結構的制備方法

有效

• 申請號: 201410060243.4
• 申請日: 2014-02-21
• 公開（公告）號: CN103871899B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 丁弋;陳錕;朱也方;李芳;王從剛
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/306
• 代理公司: 上海申新律師事務所31272
• 代理人: 吳俊

技術領域

本發明涉及半導體制造領域，尤其涉及一種FINFET結構的制備方法。

背景技術

FinFET稱為鰭式場效晶體管(Fin Field-Effect Transistor；FinFET)是一種新的互補式金氧半導體(CMOS)晶體管。Fin是魚鰭的意思，FinFET命名根據晶體管的形狀與魚鰭的相似性。

目前，現有技術通過CMP形成FinFET，在第一步常規STI（shallow trench isolation淺溝道隔離）-CMP完成以后，第二步利用dry etch（干法刻蝕）刻蝕掉一定量的oxide（氧化物），第三步利用H3PO4去除有源區上的Nitride（氮化物），第四部利用wet etch（濕法刻蝕）刻蝕掉一定量的oxide，最終形成FinFET結構。

這種集成方案在Nitride remove（氮化物去除）時，由于FinFET結構有源區CD很小，H3PO4液很難進入狹小空間，可能導致Nitride殘留，去除不完全；并且在第四步利用濕法刻蝕去除一定量的STI區域的Oxide時，也會對有源區上的Oxide造成侵蝕。這種缺陷在技術節點達到20nm及以下是無法容忍的。

專利CN101097956公開了一種FINFET結構及FINFET結構的制作方法。該方法包括：在硅基片頂表面形成硅鰭片；在鰭片的相對側壁上形成柵極電介質；在鰭片的溝道區域上形成柵電極,柵電極與位于鰭片的相對側壁上的柵極電介質層形成直接的物理接觸；在鰭片內溝道區域的第一面上形成第一源/漏區,在鰭片內溝道區域的第二面上形成第二源/漏區；從至少部分第一和第二源/漏區下方去除部分基片以形成空隙；用電介質材料填充空隙；本結構還包括FINFET的硅體與基片之間的體接觸。但該專利存在氮化物去除缺陷問題。

專利CN103383961A公開了一種FinFET結構及制造方法，采用呈三棱柱狀的鰭形溝道區替代長方體狀的鰭形溝道區，其凸出的兩面形成相對的晶面晶向結構，減少載流子散射效應，提高電荷存儲能力，受到柵極的控制時更容易構造出鰭形溝道區全耗盡結構，徹底切斷溝道的導電通路，從而提高FinFET器件的驅動電流，適用于更小尺寸和更高驅動電流的FinFET器件的制造。但該專利任然存在氮化物去除缺陷問題。

發明內容

鑒于上述問題，本發明提供一種FINFET結構的制備方法。

本發明解決技術問題所采用的技術方案為：

一種FINFET結構的制備方法，其中，包括以下步驟：

步驟1，提供待研磨晶圓，所述晶圓的STI區域由底部至頂部依次設有緩沖墊氧化層、氮化硅和氧化物，所述晶圓的其他區域由底部至頂部依次設有緩沖墊氧化層和氧化物層，位于STI區域的緩沖墊氧化層的頂部高于其他區域中的緩沖墊氧化層的頂部；

步驟2，研磨掉氮化硅上的氧化硅；

步驟3，繼續研磨一定量的氧化硅和氮化硅；

步驟4，濕法刻蝕去除氮化硅；

步驟5，濕法刻蝕去除部分氧化硅，形成FinFET結構。

所述的FINFET結構的制備方法，其中，所述步驟2包括：

步驟2.1，采用固定研磨時間對氧化硅研磨；

步驟2.2，采用高選擇比研磨液對氧化硅進行研磨。

所述的FINFET結構的制備方法，其中，所述步驟3中通過低選擇比研磨液對氧化硅和氮化硅進行研磨，以減薄氮化硅的厚度。

所述的FINFET結構的制備方法，其中，所述步驟3中的繼續研磨氧化硅和氮化硅的量為

所述的FINFET結構的制備方法，其中，所述步驟4中通過磷酸去除氮化硅。

所述的FINFET結構的制備方法，其中，所述步驟1中的緩沖墊氧化層通過原子層沉積法形成。

所述的應用于FINFET結構的化學機械研磨方法，其中，所述步驟1中的緩沖墊氧化層通過等離子體增強化學氣相沉積法形成。

上述技術方案具有如下優點或有益效果：

本發明的方法簡便易行，利用兩次CMP制程，減薄氮化硅的厚度，增加氮化硅的寬度，即增加氮化硅與藥劑的接觸面積，有利于濕法對氮化硅的去除，最終達到氮化硅的完全去除，避免了氮化硅去除不完全的后果。

附圖說明

參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。

圖1是本發明實施例研磨去除氮化硅上氧化硅的結構示意圖；

圖2是本發明實施例繼續研磨氮化硅和氧化硅的結構示意圖；