[發明專利]集成ESD保護的耗盡型功率MOS器件及其制備方法

有效

• 申請號: 201410060184.0
• 申請日: 2014-02-21
• 公開（公告）號: CN103794650B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 蒲奎;周仲建
• 申請（專利權）人: 成都方舟微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/02;H01L21/336;H01L21/82;H01L21/265
• 代理公司: 北京市浩天知識產權代理事務所(普通合伙)11276
• 代理人: 劉云貴

1.一種集成ESD保護的耗盡型功率MOS器件的制備方法，其特征在于，包括：

???步驟一、場氧化層生長，環區光刻和環區場氧刻蝕，光刻膠去除，環區屏蔽氧化層生長，和環區離子注入；

???步驟二、環區推結和環區氧化層再生長；

???步驟三、有源區光刻，場氧刻蝕和光刻膠去除；

???步驟四、阱區屏蔽氧化層生長，阱區光刻，阱區離子注入，光刻膠去除；

???步驟五、ESD多晶硅淀積，ESD離子注入；

???步驟六、ESD多晶硅光刻和刻蝕，光刻膠去除；

???步驟七、阱區較高溫推結，和阱區屏蔽氧化層去除；

???步驟八、VTH屏蔽氧化層生長，VTH離子注入；

???步驟九、柵氧生長，柵極多晶硅淀積；

???步驟十、柵極多晶硅光刻和刻蝕，光刻膠去除；

???步驟十一、源區光刻和離子注入，源區推結；

???步驟十二、ILD氧化層淀積，ILD致密，接觸孔光刻和刻蝕，回流，接觸孔注入；

???步驟十三、金屬淀積，金屬光刻和刻蝕，背面減薄和背面金屬化。

2.如權利要求1所述的方法，其特征在于，所述的步驟四進一步包括：

???阱區屏蔽氧化層生長的具體條件為：厚度為20~50nm，850~900℃；

???阱區離子注入為：硼離子注入，劑量1E13~1E14cm^-2，能量40~100keV。

3.如權利要求2所述的方法，其特征在于，所述的步驟五進一步包括：ESD離子注入采用硼離子注入，劑量2E13~1E14cm^-2，能量60keV。

4.如權利要求3所述的方法，其特征在于，所述的步驟六進一步包括：ESD多晶硅光刻和刻蝕采用等離子干法刻蝕。

5.如權利要求4所述的方法，其特征在于，所述的步驟七進一步包括：阱區較高溫推結的條件為：1150~1175℃，時間為60~120分鐘。

6.如權利要求5所述的方法，其特征在于，所述的步驟八進一步包括：

???VTH屏蔽氧化層生長的具體條件為：厚度為20~50nm，850~900℃；

???VTH離子注入采用砷離子注入，劑量1E12~1E13cm^-2，能量40~100keV。

7.如權利要求6所述的方法，其特征在于，所述的步驟九進一步包括：

???柵氧生長的具體條件為：厚度為70~110nm，900℃；

???柵極多晶硅淀積的具體條件為：LPCVD,原位摻雜,摻雜砷或磷,摻雜劑量大于1E20cm^-2。

8.如權利要求7所述的方法，其特征在于，所述的步驟十二進一步包括：

ILD氧化層淀積的具體條件為：LPCVD或PECVD，厚度為600~1000nm；

ILD致密的具體條件為：?850~900℃，時間為15~30分鐘；

回流的具體條件為：?850~900℃，時間為15~30分鐘；

接觸孔注入為：硼離子注入，劑量2E14~2E15cm^-2，能量40~100keV。