[發明專利]集成ESD保護的耗盡型功率MOS器件及其制備方法

有效

• 申請號: 201410060184.0
• 申請日: 2014-02-21
• 公開（公告）號: CN103794650B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 蒲奎;周仲建
• 申請（專利權）人: 成都方舟微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/02;H01L21/336;H01L21/82;H01L21/265
• 代理公司: 北京市浩天知識產權代理事務所(普通合伙)11276
• 代理人: 劉云貴

技術領域

本發明屬于半導體電力電子器件制造技術領域，特別地，涉及一種集成ESD保護的耗盡型功率MOS器件的制備方法。

背景技術

MOSFET器件分為增強型MOSFET和耗盡型MOSFET，對于耗盡型MOSFET，因為在漏極和源極的氧化層內摻入了大量離子，使得在柵壓V_GS=0時，在氧化層的摻雜離子的作用下，襯底表層中會感應出與襯底摻雜類型相反多數載流子形成反型層，即源-漏之間存在溝道，只要在源-漏之間加上正向電壓，就能產生漏極電流，當加上柵壓V_GS時，會使多數載流子流出溝道，反型層變窄溝道電阻變大，當柵壓V_GS增大到一定時，反型層消失，溝道被耗盡，耗盡型MOSFET會關斷。

然而，現有的制造MOSFET器件的過程中常常發生ESD(Electro-Static?Discharge)事件，如果半導體器件位于ESD放電的通路上，很有可能損壞。功率MOSFET器件抗ESD沖擊能力主要取決于兩個因素：第一，柵氧擊穿電壓，功率MOS器件中的柵氧很薄，一般介于10nm~200nm之間，其擊穿電壓約為10V~100V，如果施加到器件柵極-源極的ESD有效電壓超過柵氧的擊穿電壓，則氧化層損壞，器件失效；第二，柵極-源極電容，此電容越大，器件吸收ESD放電的能力越強，施加到柵極-源極的ESD有效電壓越低，例如，當此電容較大時，3kV的ESD放電可能只會帶來40V~50V的ESD有效電壓應力。

另外，公開號為CN102931093的中國專利公開了一種N溝道耗盡型功率MOSFET器件及制造方法，其包括：進行離子注入和退火工藝，在所述柵極之間的有源區中形成P型阱區，并且在進行離子注入和退火工藝的步驟之間，進行氧化工藝，以及進行電子輻照工藝，以在相鄰的兩個P型阱區中相鄰近的兩源區之間形成耗盡層，通過電子輻照工藝，被電子輻照產生的電子在器件的硅表面形成電子導通溝道，形成耗盡層，該耗盡型MOSFET器件具有較短的反響恢復時間，可以節約工藝步驟和提高生產效率。傳統方法的缺點是：如果直接制造ESD保護二極管，則會導致極差的器件特性，例如：極大的反向泄漏電流，較大的正向壓降，以及極大的低摻雜區寄生電阻，并且，在ESD保護二極管設計中，極大的反向泄漏電流最終體現為功率MOS器件極大的柵極-源極的泄漏電流，這直接增加了器件的柵極驅動功耗，同時，極大的寄生電阻在ESD事件中會產生較大的歐姆壓降，使柵極-源極間所承受的ESD有效電壓隨ESD浪涌電流迅速上升，極大地降低了器件抗ESD沖擊的能力。

發明內容

針對上述不足，本發明所要解決的技術問題在于提供一種集成ESD保護的耗盡型功率MOS器件的制備方法，其能夠有效地減小ESD多晶硅二極管的泄漏電流，提高了器件抗ESD沖擊的能力。

本發明的技術方案是這樣實現的，一種集成ESD保護的耗盡型功率MOS器件的制備方法，其特征在于，包括：步驟一、場氧化層生長，環區光刻和環區場氧刻蝕，光刻膠去除，環區屏蔽氧化層生長，和環區離子注入；步驟二、環區推結和環區氧化層再生長；步驟三、有源區光刻，場氧刻蝕和光刻膠去除；步驟四、阱區屏蔽氧化層生長，阱區光刻，阱區離子注入，光刻膠去除；步驟五、ESD多晶硅淀積，ESD離子注入；步驟六、ESD多晶硅光刻和刻蝕，光刻膠去除；步驟七、阱區較高溫推結，和阱區屏蔽氧化層去除；步驟八、VTH屏蔽氧化層生長，VTH離子注入；步驟九、柵氧生長，柵極多晶硅淀積；步驟十、柵極多晶硅光刻和刻蝕，光刻膠去除；步驟十一、源區光刻和離子注入，源區推結；步驟十二、ILD氧化層淀積，ILD致密，接觸孔光刻和刻蝕，回流，接觸孔注入；步驟十三、金屬淀積，金屬光刻和刻蝕，背面減薄和背面金屬化。

通過上述技術方案可以看出，本發明的有益效果是：

?第一，增加了ESD多晶硅層及其相關工藝，用于ESD保護二極管的制造，該ESD多晶硅層形成于阱區較高溫推結之前，故在后續的阱區較高溫推結過程中，多晶硅的晶粒尺寸會顯著增大，晶粒界面會顯著減少，這為制造特性較好的多晶硅二極管等提供了條件。特別地，在ESD多晶硅刻蝕時，除ESD保護結構所在區域外，其他區域的ESD多晶硅都需要完全去除，盡量避免影響后續柵極多晶硅的淀積和刻蝕。