[發明專利]用于制作半導體器件的方法

有效

• 申請號: 201410060022.7
• 申請日: 2014-02-21
• 公開（公告）號: CN104008980B
• 公開（公告）日: 2018-05-22
• 發明（設計）人: G·貝爾;T·基爾格;D·邁爾;U·瓦赫特
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

本公開的實施例涉及多個半導體芯片，每個半導體芯片包括第一主面和與第一主面相對的第二主面。第一包封層被施加在半導體芯片的第二主面之上。電布線層施加在第一半導體芯片的第一主面之上。第二包封層施加在電布線層之上。減小第一包封層的厚度和第一半導體芯片的厚度?？梢詫Y構進行單片化以獲得多個半導體器件。

技術領域

本發明涉及一種用于制作半導體器件的方法以及一種半導體器件。

背景技術

在功率電子器件中，經常使用類似例如IGBT(絕緣柵極雙極晶體管)的垂直晶體管的半導體芯片，或者通常使用如下晶體管，在該晶體管中，至少一個電接觸焊盤布置在半導體芯片的第一主面上并且至少另一個電接觸焊盤布置在與第一主面相對的第二主面上。這些半導體功率晶體管中的若干晶體管可以連接以形成特定的功率開關、功率模塊或功率系統。在這些功率應用中，一個重要方面是功率器件的低導通電阻，這意味著首先垂直半導體裸片應該制作為具有低厚度，以及其次在互連的功率半導體芯片的情形下，應該實現在一個芯片的漏極焊盤與第二芯片的源極焊盤之間的直接互連，以便具有非常短的連接并且因此具有低電阻率和低寄生效應。

發明內容

鑒于前述背景技術，因此本公開的實施例旨在提供一種至少部分地克服上述技術問題的技術方案。

根據本公開的一個方面，提供一種用于制作半導體器件的方法，所述方法包括：提供多個第一半導體芯片，所述第一半導體芯片中的每個第一半導體芯片包括第一主面以及與所述第一主面相對的第二主面；在所述第一半導體芯片的所述第二主面之上施加第一包封層；在所述第一半導體芯片的所述第一主面之上施加電布線層；在所述電布線層之上施加第二包封層；減小所述第一包封層的厚度以及所述第一半導體芯片的厚度；以及單片化以獲得多個半導體器件。

根據本公開的另一方面，提供一種半導體器件，包括：第一半導體芯片；第一包封層，保持所述第一半導體芯片；電布線層，被施加在所述第一包封層之上；第二半導體芯片，被施加在所述電布線層之上；以及第二包封層，保持所述第二半導體芯片。

根據本公開的另一方面，提供一種半導體器件，包括：第一半導體芯片；第一包封層，保持所述第一半導體芯片；電布線層，被施加在所述第一包封層之上；第二包封層，被施加在所述電布線層之上；以及電氣器件，被施加在所述第二包封層的表面上。

通過使用根據本公開的實施例可以至少獲得部分的對應有益效果。

附圖說明

包括附圖以提供對于實施例的進一步理解，并且包含在說明書的一部分中以及構成該說明書的一部分。附圖示出了實施例并且與說明書一起用作對于實施例原理的解釋。通過參考以下詳細說明將更易于理解其他實施例以及實施例的許多有益優點。附圖的元件無需相對按照比例繪制。相同的附圖標記表示對應的相同部分。

圖1示出了根據一個實施例的用于示出用于制作半導體器件的方法的流程圖；

圖2A至圖2J示出了展示用于示出用于制作半導體器件的方法示例的示意性剖視側面圖，該半導體器件包括模塑成形(overmold)層以及兩個薄化或未薄化半導體芯片，每個薄化或未薄化半導體芯片也可以包括垂直電流；

圖3A至圖3F示出了展示了用于制作半導體器件方法的示例的示意性剖視側面圖，該半導體器件包括一起具有雙側冷卻配置的模塑成形層和薄化半導體芯片；

圖4A至圖4E示出了展示了用于制作半導體器件方法示例的示意性剖視側面圖，該半導體器件包括模塑成形層以及在例如球柵型半導體芯片封裝中的薄化的半導體芯片；

圖5A至圖5E示出了展示了用于制作半導體器件方法示例的示意性剖視側面圖，該半導體器件采用無布線封裝設備的形式；