[發明專利]上電自復位的熔絲讀取電路

有效

• 申請號: 201410058763.1
• 申請日: 2014-02-21
• 公開（公告）號: CN103871475A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 徐鳴遠;李梁;陳光炳;付東兵;王育新;黃興發;沈曉峰;陳璽
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: G11C17/18
• 分類號: G11C17/18;G11C17/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種一次性可編程熔絲讀取電路，特別涉及一種上電自復位的熔絲讀取電路。它直接應用于一次性可編程存儲單元領域。

背景技術

通過一次性編程后的熔絲單元，在失去電源的情況下仍能保持存儲的數據，此特性稱為非易失性。現在的高精度模擬電路中，為了彌補工藝波動造成的電路性能偏差，都需要對成品集成電路進行單片數據配置來達到最好的性能。熔絲單元，反熔絲單元就很好的解決了這個配置數據的存儲問題。

現有熔絲讀取技術如圖1所示，常規的熔絲讀取電路是利用兩個串聯的金屬氧化物半導體M₁和M₂偏置在線性區，形成一個很大的電阻。熔絲單元未被編程熔斷情況下，熔絲單元輸出電源電壓，M₁被偏置單元偏置形成一個小電阻，M₂被偏置單元偏置形成一個很大得電阻，則M₁和M₂的連接處輸出高電平，整個讀取電路輸出端V_out為低電平，此時M₁和M₂對地有工作電流。熔絲單元被編程熔斷情況下，熔絲單元輸出高阻抗，近似M₁的源極浮空，M₂被偏置單元偏置成一個很大的電阻到地，使M₂的漏極輸出一個低電平，整個讀取電路輸出端V_out為高電平。此情況下讀取電路沒有工作電流，但是設計的偏置電路工作時需要消耗電流。而且現有的常規熔絲讀取電路需要額外設計一個偏置電路對讀取電路正常工作提供偏置電壓。

有一些改進的熔絲讀取電路技術，如文獻1：中國專利，200780003644.4，電性可編程熔絲位，其讀取電路雖然簡單，但讀取電路需要外部輸入控制位來控制讀取，需要一定的時序要求，還需要額外的控制電路來控制，且工作時有一定的功率消耗。如文獻2：美國專利，US7031209B2，METHODS?AND?CIRCUITS?FOR?TESTING?PROGRAMMABLILITY?OF?ASEMICONDUCTOR?MEMORY?CELL?AND?MEMORY?ARRAY?USING?A?BREAKDOWNPHENOMENON?IN?AN?ULTRA-THIN?DIELECTRIC，其特點是對熔絲熔斷狀態判斷準確，但它的比較器和給比較器的參考電壓電路都會消耗額外的系統功率。

發明內容

本發明要解決的技術問題在于發明一種上電自復位的熔絲讀取電路，其目的使熔絲讀取電路結構簡單，無靜態電流消耗。

為實現上述目的，本發明解決上述技術問題所采取的技術方案在于：一種上電自復位的熔絲讀取電路。它包含：