[發明專利]用于MOSFET應用的可變緩沖電路

有效

• 申請號: 201410054781.2
• 申請日: 2014-02-18
• 公開（公告）號: CN104052458B
• 公開（公告）日: 2018-08-03
• 發明（設計）人: 雷燮光;潘繼
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

本發明的各個方面提出了一種具有緩沖電路的MOSFET器件。緩沖電路包括一個或多個帶有動態可控電阻的電阻器，由開關時一個或多個MOSFET結構的柵極和/或漏極電勢的變化控制。要強調的是，本摘要必須使研究人員或其他讀者快速掌握技術說明書的主旨內容，本摘要符合以上要求。應明確，本摘要將不用于解釋或局限權利要求書的范圍或意圖。

發明領域

本發明主要涉及晶體管，更確切地說，是關于用于金屬氧化硅場效應晶體管（MOSFET）應用的緩沖電路。

背景技術

使用MOSFET器件的優勢之一就是，器件可以從“開”狀態快速切換至“關”狀態。快速切換雖然可以提高器件的效率，但也會產生不良的波形，對器件造成負面影響。確切地說，由于MOSFET器件必須同時承受最大電壓和最大電流，因此處于高壓力之下，這可能會使器件超出安全工作區（SOA），導致器件故障。因此，通常利用緩沖器，例如電阻-電容（RC）緩沖器或電阻-電容-二極管（RCD）緩沖器，改善開關波形，以降低峰值電壓和電流。圖1A表示一種與MOSFET器件110集成的典型的RC緩沖電路100。在緩沖電路100中，緩沖電容器118和緩沖電阻器119相互串聯，然后與MOSFET器件110并聯。在MOSFET器件110中，電容器117為器件中固有的源漏電容C_DS。另外，節點114維持在柵極電勢，節點115維持在漏極電勢，節點116維持在源極電勢。

圖1B表示引入了緩沖電路的MOSFET器件110的剖面圖。圖中MOSFET器件為屏蔽柵溝槽（SGT）MOSFET器件。要注意的是在該剖面圖中看不到源極112和屏蔽電極113（除了緩沖電阻器119以外）之間的電連接，因此用連接示意圖表示。常用的SGT MOSFET器件含有一個內襯絕緣材料126的溝槽。絕緣材料126也使屏蔽電極113與柵極電極124電絕緣。源極接頭146可以將源極材料112連接到形成在本體層127中的源極區128。漏極接頭129也可以形成在器件110的底面上。

然而，雖然緩沖電路與MOSFET器件集成具有許多好處，但是緩沖電阻器119的存在會降低器件的擊穿電壓V_BD。例如，當SGT MOSFET器件110斷開時，由于位移漏極電流穿過屏蔽電阻器，因此緩沖電阻器119的存在會使屏蔽電壓超過源極電壓。屏蔽電極113和源極112之間的電勢差會使V_BD降低。切換時可能會造成器件擊穿，從而降低了器件的可靠性。

因此必須提出一種在切換的初始階段電阻較高的緩沖電路，以降低位移電流，并且在切換的中期電阻較低，無需犧牲V_BD，就可獲得較好的波形。

正是在這一前提下，提出了本發明的實施例。

發明內容

在一種實施例中，本發明提供了一種與緩沖電路并聯的晶體管器件，其中緩沖電路包括一個或多個電阻器，所述電阻器的電阻由晶體管器件的控制信號的變化動態可控。

上述的器件，其中所述的晶體管器件為金屬-氧化物-半導體場效應晶體管（MOSFET）。

在一種實施例中，本發明提供了一種晶體管器件，包括：一個或多個形成在半導體襯底中的柵控結構（Gated structures）；一個緩沖電路，與一個或多個柵控結構并聯，其中緩沖電路包括一個或多個電阻器，所述電阻器的電阻由開關時一個或多個柵控結構的控制柵極和/或漏極電勢的變化控制。

上述器件，其中所述的一個或多個柵控結構包括一個或多個金屬-氧化物-半導體場效應晶體管（MOSFET）結構，每個結構都具有柵極端、漏極端和源極端。

上述器件，其中動態可控電阻由開關時所述的一個或多個MOSFET結構的柵極電勢的變化控制。

上述器件，其中一個或多個帶有動態可控電阻的電阻器形成在一個或多個MOSFET結構的柵極電極上方。