[發(fā)明專利]多芯片SOP封裝結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201410054186.9
• 申請(qǐng)日: 2014-02-18
• 公開（公告）號(hào): CN103811457A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計(jì)）人: 全慶霄;汪本祥;王輝
• 申請(qǐng)（專利權(quán)）人: 江陰蘇陽電子股份有限公司
• 主分類號(hào): H01L23/495
• 分類號(hào): H01L23/495;H01L25/16
• 代理公司: 江陰市同盛專利事務(wù)所(普通合伙) 32210
• 代理人: 唐紉蘭;曾丹

技術(shù)領(lǐng)域

本發(fā)明涉及一種多芯片SOP封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝領(lǐng)域。

背景技術(shù)

SOP（Small?Out-Line?Package小外形封裝）是一種很常見的元器件形式。表面貼裝型封裝之一，引腳從封裝兩側(cè)引出呈海鷗翼狀（L?字形）。

目前市場上傳統(tǒng)的多芯片SOP封裝結(jié)構(gòu)產(chǎn)品大家為了方便，基本都是采用SOP8（帶有八個(gè)引腳的SOP封裝結(jié)構(gòu)）封裝結(jié)構(gòu)。?

如圖1所示為傳統(tǒng)的多芯片SOP封裝結(jié)構(gòu)的俯視圖，圖2為圖1的側(cè)視圖，傳統(tǒng)的多芯片SOP封裝結(jié)構(gòu)包括多芯片集成電路引線框架，引線框架上貼合多芯片，然后進(jìn)行鍵合，最后在外部進(jìn)行塑封料塑封形成塑封體11，圖3為傳統(tǒng)多芯片SOP封裝結(jié)構(gòu)的引線框架結(jié)構(gòu)示意圖，引線框架上設(shè)置有八個(gè)引腳，分別為位于引線框架左側(cè)從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側(cè)從下至上布置的第五引腳5、第六引腳6、第七引腳7、第八引腳8，引線框架的中部設(shè)置有上下等分布置的第一基島9以及第二基島10。

多芯片產(chǎn)品采用上述的SOP8封裝結(jié)構(gòu)存在一些先天的缺陷，如引腳之間的電壓干擾（第六引腳6、第七引腳7、第八引腳8之間存在電壓干擾）、產(chǎn)品的散熱效果較差、產(chǎn)品負(fù)載功率較小，產(chǎn)品使用壽命較低、產(chǎn)品生產(chǎn)成本較高等。因此有很多客戶對(duì)現(xiàn)有多芯片SOP8封裝結(jié)構(gòu)不滿意。

因此尋求一種能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的多芯片SOP封裝結(jié)構(gòu)尤為重要。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述不足，提供一種能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的多芯片SOP封裝結(jié)構(gòu)。?

本發(fā)明的目的是這樣實(shí)現(xiàn)的：

一種多芯片SOP封裝結(jié)構(gòu)，它包括引線框架以及塑封于引線框架外的塑封體，引線框架上設(shè)置有七個(gè)引腳，七個(gè)引腳分別為位于引線框架左側(cè)從上至下布置的第一引腳、第二引腳、第三引腳、第四引腳以及位于引線框架右側(cè)從下至上布置的第五引腳、第六引腳、第七引腳，引線框架的中部設(shè)置有上下布置的第一基島以及第二基島，第一引腳、第二引腳、第三引腳以及第四引腳于引線框架左側(cè)等分布置，第五引腳、第六引腳以及第七引腳布置于引線框架右側(cè)，第五引腳、第六引腳以及第七引腳的橫向位置分別與第四引腳、第三引腳以及第一引腳對(duì)應(yīng)。

第一引腳的內(nèi)端向上縮短0.3mm，第二引腳、第三引腳以及第四引腳的內(nèi)端向上延伸0.3mm，第一基島與第二基島之間的間距為0.3mm。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

本發(fā)明多芯片SOP封裝結(jié)構(gòu)具有能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負(fù)載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的優(yōu)點(diǎn)。

附圖說明

圖1為傳統(tǒng)多芯片SOP封裝結(jié)構(gòu)的俯視圖。

圖2為圖1的側(cè)視圖。

圖3為傳統(tǒng)多芯片SOP封裝結(jié)構(gòu)的引線框架結(jié)構(gòu)示意圖。

圖4為本發(fā)明多芯片SOP封裝結(jié)構(gòu)的俯視圖。

圖5為本發(fā)明多芯片SOP封裝結(jié)構(gòu)的引線框架結(jié)構(gòu)示意圖。

圖6為實(shí)施例1的SOP8封裝結(jié)構(gòu)裝片鍵合配線圖。

圖7為實(shí)施例1的SOP7封裝結(jié)構(gòu)裝片鍵合配線圖。

圖8為實(shí)施例2的SOP8封裝結(jié)構(gòu)裝片鍵合配線圖。

圖9為實(shí)施例2的SOP7封裝結(jié)構(gòu)裝片鍵合配線圖。

圖10為實(shí)施例3的SOP8封裝結(jié)構(gòu)裝片鍵合配線圖。

圖11為實(shí)施例3的SOP7封裝結(jié)構(gòu)裝片鍵合配線圖。

其中：

第一引腳1

第二引腳2

第三引腳3

第四引腳4

第五引腳5

第六引腳6

第七引腳7

第八引腳8

第一基島9

第二基島10

塑封體11。

具體實(shí)施方式