[發明專利]一種薄膜晶體管及其制作方法、TFT陣列基板、顯示裝置

在審

• 申請號: 201410054172.7
• 申請日: 2014-02-18
• 公開（公告）號: CN103824779A
• 公開（公告）日: 2014-05-28
• 發明（設計）人: 王守坤;郭會斌;劉曉偉;馮玉春;郭總杰
• 申請（專利權）人: 北京京東方顯示技術有限公司;京東方科技集團股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/786;H01L29/10;H01L21/77
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;安利霞

技術領域

本發明涉及液晶顯示技術領域，尤其涉及一種薄膜晶體管及其制作方法、TFT陣列基板、顯示裝置。

背景技術

薄膜晶體管液晶顯示器（Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD），具有體積小、功耗低、無輻射等特點，在當前的平板顯示器市場中占據了主導地位。其中顯示畫面均勻、高解析度、無竄擾等是高品質TFT-LCD的關鍵要求，而與此有關的是TFT的電性參數-漏電流（Ioff），漏電流是TFT的一個重要參數，若其過大，則影響TFT的開關特性，從而導致TFT-LCD出現顯示不均、發白、竄擾等顯示類缺陷。

目前設計的非晶硅TFT-LCD各類產品，采用背溝道刻蝕技術后，溝道區域表層為非晶硅層，此區域的膜質如果有問題，TFT的性能就會有較大影響。

發明內容

為了解決上述技術問題，本發明提供一種TFT陣列基板制作方法，改善溝道區域膜質成分，其他膜層區域不受影響。

為了達到上述目的，本發明采用的技術方案是：一種薄膜晶體管的制作方法，包括：

形成半導體有源層和摻雜半導體有源層的步驟；

形成源漏金屬層的步驟；

形成溝道區域的步驟；

在形成溝道區域的步驟之后，通過離子注入的方式，在所述溝道區域內的半導體有源層表面注入用于降低TFT漏電流的離子的步驟。

進一步的，所述離子為N離子、C離子或H離子。

進一步的，具體包括：

在基板上沉積柵金屬層，通過構圖工藝，得到柵極圖形；

在柵極上沉積柵絕緣層、半導體有源層和摻雜半導體有源層和源漏金屬層，通過構圖工藝得到溝道區域以及源電極、漏電極的圖形，并在源電極、漏電極的圖形上的光刻膠剝離之前、通過離子注入的方式，在所述溝道區域內的半導體有源層表面注入用于降低TFT漏電流的離子。

進一步的，具體包括：

在基板上沉積源漏金屬層，通過構圖工藝得到源電極、漏電極的圖形；

在源電極、漏電極上形成摻雜半導體有源層和半導體有源層，通過構圖工藝形成溝道區域；

通過離子注入的方式，在所述溝道區域內的半導體有源層表面注入用于降低TFT漏電流的離子。

進一步的，所述離子注入方式，所采用的注入離子能量為20KV～80KV。

進一步的，所述離子注入方式，所的注入離子劑量為2*10¹⁷/cm²～5*10¹⁸/cm²。

本發明還提供一種薄膜晶體管，所述薄膜晶體管采用上述的薄膜晶體管的制作方法制作得到。

進一步的，所述離子為N離子時，所述離子為N離子時，所述半導體有源層注入離子部分所包含的Si、H、N的含量分別為30%～50%，4%～15%，35%～60%。

進一步的，所述離子為C離子時，所述半導體有源層注入離子部分所包含的Si、H、C的含量分別為30%～50%，4%～15%，40%～60%。

本發明還提供一種TFT陣列基板，所述陣列基板包括上述的薄膜晶體管。

本發明還提供一種顯示裝置，所述顯示裝置包括上述的TFT陣列基板。

本發明的有益效果是：通過在溝道區域內注入用于降低TFT漏電流的離子，提升TFT電學性能，并且可控的改變溝道區域半導體有源層的厚度。

附圖說明

圖1表示本發明TFT陣列基板形成公共電極圖形后的結構示意圖；

圖2表示本發明TFT陣列基板形成柵極圖形后的結構示意圖；

圖3表示本發明TFT陣列基板形成溝道區域后的結構示意圖；

圖4表示本發明TFT陣列基板在溝道區域內注入離子示意圖；

圖5表示本發明TFT陣列基板形成鈍化層后的結構示意圖；

圖6表示本發明TFT陣列基本形成像素電極圖形后的結構示意圖。

具體實施方式

以下結合附圖對本發明特征和原理進行詳細說明，所舉實施例僅用于解釋本發明，并非以此限定本發明的保護范圍。

本實施例提供一種薄膜晶體管的制作方法，包括：

形成半導體有源層和摻雜半導體有源層的步驟；

形成源漏金屬層的步驟；

形成溝道區域的步驟；

在形成溝道區域的步驟之后，通過離子注入的方式，在所述溝道區域內的半導體有源層表面注入用于降低TFT漏電流的離子的步驟。