[發(fā)明專利]一種半導(dǎo)體器件可靠性測(cè)試結(jié)構(gòu)的保護(hù)電路及保護(hù)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410053565.6
• 申請(qǐng)日: 2014-02-17
• 公開（公告）號(hào): CN104851876B
• 公開（公告）日: 2018-03-20
• 發(fā)明（設(shè)計(jì)）人: 朱志煒
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L23/60
• 分類號(hào): H01L23/60;H02H9/00
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

1.一種可靠性測(cè)試結(jié)構(gòu)的保護(hù)電路，包括：

待測(cè)MOS器件；

串聯(lián)設(shè)置的保護(hù)二極管以及熔絲結(jié)構(gòu)；

其中所述保護(hù)二極管的負(fù)極與所述待測(cè)MOS器件的柵極相連，所述保護(hù)二極管的正極與所述熔絲結(jié)構(gòu)的一端相連，所述熔絲結(jié)構(gòu)的另一端接地。

2.根據(jù)權(quán)利要求1所述的保護(hù)電路，其特征在于，所述待測(cè)MOS器件的源極和漏極接地。

3.根據(jù)權(quán)利要求1所述的保護(hù)電路，其特征在于，所述保護(hù)二極管為N型摻雜和P阱形成的PN結(jié)，或者P型摻雜和N阱形成的PN結(jié)。

4.根據(jù)權(quán)利要求1所述的保護(hù)電路，其特征在于，所述熔絲結(jié)構(gòu)為多晶硅熔絲或者金屬熔絲。

5.根據(jù)權(quán)利要求1所述的保護(hù)電路，其特征在于，所述待測(cè)MOS器件為NMOS晶體管或者PMOS晶體管。

6.根據(jù)權(quán)利要求1所述的保護(hù)電路，其特征在于，在MOS器件制備過(guò)程中，所述保護(hù)二極管和所述熔絲結(jié)構(gòu)處于通路；

在可靠性測(cè)試過(guò)程中，所述熔絲結(jié)構(gòu)熔斷，使所述保護(hù)二極管和所述熔絲結(jié)構(gòu)處于斷路。

7.一種基于權(quán)利要求1至6之一所述保護(hù)電路的保護(hù)方法，包括：

在MOS器件制備過(guò)程中，控制所述保護(hù)二極管和所述熔絲結(jié)構(gòu)處于通路，為所述制備過(guò)程中產(chǎn)生的充電電流提供泄露路徑；

在可靠性測(cè)試過(guò)程中，將所述熔絲結(jié)構(gòu)熔斷，使所述保護(hù)二極管和所述熔絲結(jié)構(gòu)處于斷路，以避免對(duì)可靠性測(cè)試結(jié)果造成影響。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述MOS器件的所述柵極和體區(qū)之間施加脈沖應(yīng)力，以將所述熔絲結(jié)構(gòu)斷開。

9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述可靠性測(cè)試包括與時(shí)間相關(guān)電介質(zhì)擊穿的測(cè)試。