[發(fā)明專利]用于雙端口RAM的偽差分讀方案

在審

• 申請(qǐng)?zhí)枺?/td>: 201410052592.1
• 申請(qǐng)日: 2014-02-14
• 公開(kāi)（公告）號(hào): CN104851449A
• 公開(kāi)（公告）日: 2015-08-19
• 發(fā)明（設(shè)計(jì)）人: 陳剛;郭靖;王一奇;林宏國(guó)
• 申請(qǐng)（專利權(quán)）人: 輝達(dá)公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 謝栒;張瑋

1.一種存儲(chǔ)器讀系統(tǒng)，包括：

存儲(chǔ)器列，其具有多個(gè)雙端口存儲(chǔ)單元，所述雙端口存儲(chǔ)單元由分開(kāi) 的讀字線和組織成上部和下部讀位線部分的讀位線結(jié)構(gòu)所控制；以及

偽差分存儲(chǔ)器讀單元，其耦連到所述讀位線結(jié)構(gòu)，其中所述上部和下 部讀位線部分分別控制相應(yīng)上部和下部局部位線以提供用于所述存儲(chǔ)器 列的全局位線。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中在所述上部和下部局部位線之間包 括加強(qiáng)交叉耦連電路以改進(jìn)所述全局讀位線的噪聲容限。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中包括放電電路以在讀操作之外提供 所述上部和下部局部位線的放電。

4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其中所述上部和下部局部位線的所述放 電將其與所述全局讀位線隔離。

5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述全局讀位線在讀操作之前初始 預(yù)充電到存儲(chǔ)器供電電壓電平。

6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述上部和下部讀位線部分在讀操 作之前初始預(yù)充電到存儲(chǔ)器供電電壓電平。

7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中自所述上部和下部讀位線部分之一 的所述初始預(yù)充電電壓電平的電壓放電控制所述全局位線的電壓放電。

8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述全局位線分開(kāi)耦連到所述上部 和下部局部位線中的每一個(gè)。

9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中所述分開(kāi)耦連的全局位線采用雙晶 體管線NOR電路。

10.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述全局讀位線耦連到用于讀數(shù)據(jù) 輸出的反相器電路。