[發(fā)明專利]介質(zhì)層缺陷的檢測方法和檢測裝置

有效

• 申請?zhí)枺?/td>: 201410052303.8
• 申請日: 2014-02-14
• 公開（公告）號: CN104851818B
• 公開（公告）日: 2017-12-22
• 發(fā)明（設(shè)計）人: 甘正浩;馮軍宏
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司11240
• 代理人: 江舟,吳貴明

1.一種介質(zhì)層缺陷的檢測方法，其特征在于，包括：

獲取MOSFET的一個或多個特性參數(shù)的第一參數(shù)值，其中，所述MOSFET的柵極包括待測介質(zhì)層；

在所述待測介質(zhì)層的外側(cè)與所述MOSFET的源極或漏極之間加載預(yù)設(shè)電壓，其中，加載所述預(yù)設(shè)電壓的持續(xù)時間為預(yù)設(shè)時長；

獲取在執(zhí)行所述加載操作后的所述一個或多個特性參數(shù)的第二參數(shù)值；

根據(jù)所述第一參數(shù)值與所述第二參數(shù)值判斷所述待測介質(zhì)層的缺陷程度；

其中，所述根據(jù)所述第一參數(shù)值與所述第二參數(shù)值判斷所述待測介質(zhì)層的缺陷程度包括：

根據(jù)所述第一參數(shù)值與所述第二參數(shù)值之間的差值和/或比值獲取與所述差值和/或所述比值對應(yīng)的缺陷程度等級，其中，所述缺陷程度等級根據(jù)所述預(yù)設(shè)電壓和所述預(yù)設(shè)時長設(shè)置，用于表示所述待測介質(zhì)層的缺陷程度。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述第一參數(shù)值與所述第二參數(shù)值判斷所述待測介質(zhì)層的缺陷程度包括：

若所述第一參數(shù)值與所述第二參數(shù)值的偏差越大，則判斷出所述缺陷程度越高；

若所述第一參數(shù)值與所述第二參數(shù)值的偏差越小，則判斷出所述缺陷程度越低。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在所述待測介質(zhì)層的外側(cè)與所述MOSFET的源極或漏極之間加載預(yù)設(shè)電壓包括：

所述待測介質(zhì)層的外側(cè)連接直流電源的正極；

所述MOSFET的源極或漏極通過位于所述待測介質(zhì)層中的通孔中的互連導(dǎo)電體連接所述直流電源的負極。

4.根據(jù)權(quán)利要求1至3中任一項所述的方法，其特征在于，所述MOSFET形成于待測芯片內(nèi)，所述待測介質(zhì)層包括層疊設(shè)置的多個電介質(zhì)層，其中，所述多個電介質(zhì)層中的至少一個包括在所述待測芯片的后段BEOL工藝中所形成的層間電介質(zhì)和/或金屬間電介質(zhì)。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，

所述層間電介質(zhì)的介電常數(shù)小于等于第一預(yù)設(shè)閾值；和/或，

所述金屬間電介質(zhì)的介電常數(shù)小于等于第二預(yù)設(shè)閾值；和/或，

所述多個電介質(zhì)層中的每一個的厚度小于等于第三預(yù)設(shè)閾值。

6.根據(jù)權(quán)利要求1至3中任一項所述的方法，其特征在于，

所述待測介質(zhì)層的缺陷包括：位于所述待測介質(zhì)層中的電荷和/或孔隙；和/或，

所述一個或多個特性參數(shù)包括以下至少之一：開啟電壓、飽和電流、線性區(qū)電流。

7.一種介質(zhì)層缺陷的檢測裝置，其特征在于，包括：

第一獲取單元，用于獲取MOSFET的一個或多個特性參數(shù)的第一參數(shù)值，其中，所述MOSFET的柵極包括待測介質(zhì)層；

加載單元，用于在所述待測介質(zhì)層的外側(cè)與所述MOSFET的源極或漏極之間加載預(yù)設(shè)電壓，其中，加載所述預(yù)設(shè)電壓的持續(xù)時間為預(yù)設(shè)時長；

第二獲取單元，用于獲取在執(zhí)行所述加載操作后的所述一個或多個特性參數(shù)的第二參數(shù)值；

判斷單元，用于根據(jù)所述第一參數(shù)值與所述第二參數(shù)值判斷所述待測介質(zhì)層的缺陷程度；

其中，所述判斷單元包括：

第二判斷模塊，用于根據(jù)所述第一參數(shù)值與所述第二參數(shù)值之間的差值和/或比值獲取與所述差值和/或所述比值對應(yīng)的缺陷程度等級，其中，所述缺陷程度等級根據(jù)所述預(yù)設(shè)電壓和所述預(yù)設(shè)時長設(shè)置，用于表示所述待測介質(zhì)層的缺陷程度。

8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述判斷單元包括：

第一判斷模塊，用于在所述第一參數(shù)值與所述第二參數(shù)值的偏差越大時，判斷出所述缺陷程度越高；在所述第一參數(shù)值與所述第二參數(shù)值的偏差越小時，判斷出所述缺陷程度越低。

9.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述加載單元包括：

連接模塊，用于使所述待測介質(zhì)層的外側(cè)連接直流電源的正極，使所述MOSFET的源極或漏極通過位于所述待測介質(zhì)層中的通孔中的導(dǎo)電體連接所述直流電源的負極。

10.根據(jù)權(quán)利要求7至9中任一項所述的裝置，其特征在于，所述MOSFET形成于待測芯片內(nèi)，所述待測介質(zhì)層包括層疊設(shè)置的多個電介質(zhì)層，其中，所述多個電介質(zhì)層中的至少一個包括在所述待測芯片的后段BEOL工藝中所形成的層間電介質(zhì)和/或金屬間電介質(zhì)。