[發明專利]半導體封裝件及其制法

有效

• 申請號: 201410051721.5
• 申請日: 2014-02-14
• 公開（公告）號: CN104810355B
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 紀杰元;黃榮邦;陳彥亨;廖宴逸;林辰翰
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/31;H01L23/488;H01L21/50;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明涉及一種半導體封裝件及其制法，特別是指一種具有多個面對面的芯片的扇出型(Fan-Out type)半導體封裝件及其制法。

背景技術

在扇出型半導體封裝件的技術中，常將二芯片崁埋于封裝膠體內，并將二線路形成于該封裝膠體上以電性連接該二芯片，且透過多個焊球分別電性連接該二線路以傳遞該二芯片的輸出入(I/O)訊號。

圖1A與圖1B為分別繪示現有技術的半導體封裝件的剖視示意圖及俯視示意圖。如圖所示，半導體封裝件1包括一封裝膠體10、一第一芯片11、一第二芯片12、一第一線路13、一第二線路14、一介電層15、多個第一焊球16以及多個第二焊球17，且該半導體封裝件1具有長度L1、寬度W1及高度H1。

該封裝膠體10具有相對的第一表面10a與第二表面10b。該第一芯片11與該第二芯片12分別嵌埋于該封裝膠體10內，該第一芯片11具有第一作用面111與位于該第一作用面111的多個第一焊墊112，該第二芯片12具有第二作用面121與位于該第二作用面121的多個第二焊墊122，該第一作用面111與該第二作用面121均外露于該封裝膠體10的第一表面10a。

該第一線路13形成于該封裝膠體10的第一表面10a與該第一芯片11的第一作用面111上以電性連接該些第一焊墊112，該第二線路14形成于該封裝膠體10的第一表面10a與該第二芯片12的第二作用面121上以電性連接該些第二焊墊122。

該介電層15形成于該封裝膠體10的第一表面10a、第一芯片11的第一作用面111、第二芯片12的第二作用面121、第一線路13及第二線路14上，并具有多個第一開孔151與多個第二開孔152以分別外露出部分該第一線路13及該第二線路14。

該些第一焊球16與該些第二焊球17均設置于該介電層15的頂面153，并分別電性連接該些第一開孔151所外露的第一線路13及該些第二開孔152所外露的第二線路14。

上述現有技術的缺點，在于該第一芯片11與該第二芯片12均嵌埋于該封裝膠體10內并外露于該第一表面10a，故該半導體封裝件1會具有較大的面積(長度L1乘以寬度W1)。同時，該些第一焊球16與該些第二焊球17分別配置于該介電層15的頂面153的右邊區域及左邊區域，故該些第一焊球16或該些第二焊球17的間距較大、分布較松散且使用面積較大。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

本發明的主要目的為提供一種半導體封裝件及其制法，能在該半導體封裝件的厚度幾乎不變下，縮小該半導體封裝件的面積。

本發明的半導體封裝件，其包括：封裝膠體，其具有相對的第一表面與第二表面；至少一第一芯片，其嵌埋于該封裝膠體內，并具有第一作用面與位于該第一作用面的多個第一焊墊，該第一作用面外露于該封裝膠體的第一表面；增層結構，其形成于該封裝膠體的第一表面與該第一芯片的第一作用面上，并具有第一線路層、第二線路層與相對的第三表面及第四表面，其中，該第三表面接觸該第一表面，且該第一線路層電性連接該第一芯片的第一焊墊；以及至少一第二芯片，其形成于該增層結構的第四表面上以電性連接該第二線路層。

本發明還提供一種半導體封裝件的制法，其包括：提供一具有相對的第一表面與第二表面的封裝膠體，該封裝膠體內嵌埋有至少一第一芯片，且該第一芯片具有第一作用面與位于該第一作用面的多個第一焊墊，該第一作用面外露于該封裝膠體的第一表面；形成增層結構于該封裝膠體的第一表面與該第一芯片的第一作用面上，該增層結構具有第一線路層、第二線路層與相對的第三表面及第四表面，其中，該第一線路層電性連接該第一芯片的第一焊墊，該第三表面接觸該封裝膠體的第一表面；以及設置至少一第二芯片于該增層結構的第四表面上以電性連接該第二線路層。

于一具體實施例中，該第一芯片嵌埋于該封裝膠體內的工藝包括：形成膠片于載體上；以該第一作用面將該第一芯片設置于該膠片上；形成該封裝膠體于該膠片上以包覆該第一芯片；以及移除該載體與該膠片以外露出該第一芯片的第一作用面與第一焊墊。