[發明專利]溝槽型功率器件的制造方法

在審

• 申請號: 201410047980.0
• 申請日: 2014-02-11
• 公開（公告）號: CN104835740A
• 公開（公告）日: 2015-08-12
• 發明（設計）人: 李理;馬萬里;趙圣哲
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及半導體工藝領域，尤其涉及一種溝槽型功率器件的制造方法。

背景技術

溝槽型垂直雙擴散場效應晶體管（Vertical?Double-diffused?MOSFET，簡稱VDMOS）的器件結構能使電流在器件內部垂直流通，從而增加電流密度，改善了額定電流，并使得器件的導通電阻也較小，是一種用途非常廣泛的功率器件。

針對此器件，現有的制造方法為，在具備溝槽的半導體襯底的所述溝槽內形成柵極結構，向所述半導體襯底進行離子注入并進行退火，以形成與所述半導體襯底的導電類型不同的體區，并通過注入雜質在所述體區內形成源區。具體的，目前通常采用采用低能量的離子注入和長時間的高溫退火來形成所述體區。但是，通過上述方法形成的體區摻雜濃度通常不均勻，尤其在器件的溝道區域摻雜濃度變化很大，而這就導致器件的導通電阻較大，降低了器件性能。

發明內容

本發明提供一種溝槽型功率器件的制造方法，用于解決現有的制造方案導致器件的導通電阻較大的問題。

本發明提供一種溝槽型功率器件的制造方法，包括：

在具備溝槽的半導體襯底的所述溝槽內形成柵極結構，所述半導體襯底的導電類型為第一導電類型；

向所述半導體襯底依次進行第一次離子注入和第二次離子注入，所述第一次離子注入和所述第二次離子注入的雜質均為第二導電類型的雜質，以形成導電類型為所述第二導電類型的體區，其中，所述第二次離子注入的能量高于所述第一次離子注入的能量，所述第二次離子注入的劑量低于所述第一次離子注入的劑量；

向所述體區注入第一導電類型的雜質，并對所述半導體襯底進行退火處理，以形成位于所述體區內且導電類型為所述第一導電類型的源區。

本發明提供的溝槽型功率器件的制造方法，通過依次進行第一次離子注入和第二次離子注入，且第二次離子注入的能量高于第一次離子注入的能量，第二次離子注入的劑量低于第一次離子注入的劑量的方式形成體區，所述體區的摻雜濃度分布均勻，從而有效減小器件的導通電阻，提高器件性能。

附圖說明

圖1為本發明實施例一提供的溝槽型功率器件的制造方法的流程示意圖；

圖2為通過現有的和本發明實施例一提供的溝槽型功率器件制造方法形成的溝道區域的雜質分布示意圖；

圖3為本發明實施例二提供的溝槽型功率器件的制造方法的流程示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述。

圖1為本發明實施例一提供的溝槽型功率器件的制造方法的流程示意圖，如圖1所示，所述方法包括：

101、在具備溝槽的半導體襯底的所述溝槽內形成柵極結構，所述半導體襯底的導電類型為第一導電類型。

其中，所述半導體襯底可以為半導體元素，例如單晶硅、多晶硅或非晶結構的硅或硅鍺(SiGe)，也可以為混合的半導體結構，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導體或其組合。本實施例在此不對其進行限制。在實際應用中，所述半導體襯底具體還可以為在半導體上生長了一層或多層半導體薄膜的外延片。

具體的，所述導電類型包括N型和P型。例如，若所述第一導電類型為N型，則所述第二導電類型為P型。

在實際工藝中，所述具備溝槽的半導體襯底可以通過多種工藝流程實現，本實施例中給出的只是其中一種具體的實施方式。具體舉例來說，為了形成具備溝槽的半導體襯底，在101之前，所述方法還可以包括：

在半導體襯底的表面形成場氧化層；

通過刻蝕去除預設區域內的所述場氧化層，以露出所述半導體襯底的表面；

對露出的半導體襯底進行刻蝕，形成所述溝槽；

去除所述場氧化層。

通過上述實施方式，能夠形成具備溝槽的半導體襯底，從而進行后續的器件制造流程。

另外，在實際工藝中，所述在具備溝槽的半導體襯底的所述溝槽內形成柵極結構也可以通過多種實際工藝流程實現，本實施例中給出的同樣只是其中一種具體的實施方式。具體舉例來說，所述在具備溝槽的半導體襯底的所述溝槽內形成柵極結構，具體可以包括：

在所述半導體襯底的表面和沿所述溝槽的壁面上，生成柵氧化層；

形成覆蓋所述柵氧化層的多晶硅層，且所述多晶硅層填充所述溝槽；

去除預設區域內的所述多晶硅層，并保留填充在所述溝槽內的所述多晶硅層，以在所述溝槽內形成所述柵極結構。