[發明專利]LDMOS器件

在審

• 申請號: 201410045965.2
• 申請日: 2014-02-08
• 公開（公告）號: CN104835842A
• 公開（公告）日: 2015-08-12
• 發明（設計）人: 方磊
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;付偉佳

技術領域

本發明涉及半導體技術領域，具體地，涉及一種LDMOS（橫向擴散金屬氧化物半導體）器件。

背景技術

LDMOS的擊穿電壓是指在柵極源極接地的情況下，在LDMOS器件擊穿前能夠連續加在漏極上的最高的瞬間電壓值。擊穿電壓是衡量LDMOS器件耐壓程度的重要參數，擊穿電壓越大，LDMOS器件的耐壓性能越好。

現有的提高LDMOS器件的擊穿電壓的方法主要有兩種：一是通過增加有源層的厚度，但是這會影響LDMOS器件的基本結構，而且會導致在有源層中形成隔離區存在較大困難；二是增加漂移區的邊緣與體區的邊緣之間的距離且減小漂移區的邊緣與位于漂移區內的隔離區的邊緣之間的距離，但是這會影響LDMOS器件的其他性能。

因此，有必要提出一種LDMOS器件，以解決現有技術中存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種LDMOS器件。所述LDMOS器件包括：半導體襯底；體區和漂移區，其形成于所述半導體襯底的表面處且彼此間隔開，其中所述體區和所述漂移區分別具有第一導電類型和第二導電類型；環繞所述體區的深摻雜區，其從所述體區向下延伸，并橫向地向所述漂移區延伸至至少與所述漂移區鄰接，所述深摻雜區具有第一導電類型；柵極，其位于所述體區和所述漂移區之間的所述半導體襯底上且覆蓋所述體區和所述漂移區的一部分；源極和漏極，其位于所述柵極的兩側并分別形成于所述體區和所述漂移區內；以及體區引出區，其形成在所述體區內且與所述源極間隔開。

優選地，所述深摻雜區的邊緣與所述體區的邊緣在所述橫向上的距離為0.2μm～0.7μm。

優選地，所述第一導電類型為P型，所述第二導電類型為N型。

優選地，在所述漂移區內且在所述柵極與所述漏極之間形成有第一隔離結構。

優選地，在所述體區內且在所述源極與所述體區引出區之間形成有第二隔離結構。

優選地，所述深摻雜區的摻雜濃度低于所述體區的摻雜濃度。

優選地，所述體區的離子注入劑量為1×10¹³～3×10¹³cm^-2。

優選地，所述深摻雜區的離子注入劑量為1×10¹²～5×10¹²cm^-2。

優選地，所述半導體襯底包括硅基底、形成在所述硅基底表面處的掩埋層以及形成在所述掩埋層之上的外延層。

優選地，所述掩埋層中的摻雜劑為銻。

根據本發明的LDMOS器件具有從體區向下延伸，并橫向地向漂移區延伸至至少與漂移區鄰接的深摻雜區。該深摻雜區內的電子或空穴能夠與漂移區內的一部分空穴或電子中和，從而在體區與漂移區之間形成較寬的耗盡層，提高擊穿電壓。

以下結合附圖，詳細說明本發明的優點和特征。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，

圖1是根據本發明的一個實施例的LDMOS器件的示意圖；以及

圖2是根據本發明的另一個實施例的LDMOS器件的示意圖。

具體實施方式

接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其他元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。