[發明專利]一種制作半導體器件的方法

有效

• 申請號: 201410045802.4
• 申請日: 2014-02-08
• 公開（公告）號: CN104835773B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 陳勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明公開了一種制作半導體器件的方法，根據本發明的制作方法提出了回刻蝕STI區域中的氧化物接著在去除的氧化物的空位處填充形成低K氧化物以形成淺溝槽隔離結構的方法，由于具有較低介電常數的氧化物形成在浮柵與浮柵的間隔中，浮柵與浮柵之間的耦合減小，從而減少了半導體器件中的干擾機制。

技術領域

本發明涉及半導體制造工藝，尤其涉及一種用于NOR Flash的隔離結構的制作方法。

背景技術

存儲器用于存儲大量數字信息，最近據調查顯示，在世界范圍內，存儲器芯片大約占了半導體交易的30％，多年來，工藝技術的進步和市場需求催生越來越多高密度的各種類型存儲器，如RAM(隨機存儲器)、SRAM（靜態隨機存儲器）、DRAM(動態隨機存儲器)和FRAM(鐵電存儲器)等。其中，閃存存儲器即FLASH，其成為非易失性半導體存儲技術的主流，即使在供電電源關閉后仍能保持片內信息；在存儲器電可擦除和可重復編程，而不需要特殊的高電壓；閃存存儲器具有成本低、密度大的特點。其獨特的性能使其廣泛的運用于各個領域，包括嵌入式系統，如PC及設備、電信交換機、蜂窩電話、網絡互連設備、儀器儀表和汽車器件，同時還包括新興的語音、圖像、數據存儲器類產品。在各種各樣的FLASH器件中，嵌入式閃存器件是片上系統(SOC)的一種，在一片集成電路內同時集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產品中有廣泛的用途。

可擴展性（scalablity）是閃存存儲器技術發展的關鍵因素，隨著半導體集成電路工業技術日益的成熟，超大規模的集成電路的迅速發展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小，對于具有自對準浮柵（self aligned floating gate）的閃存存儲器，浮柵與浮柵之間的距離越來越小，這將產生干擾機制限制閃存存儲區的性能。浮柵與浮柵之間的耦合是干擾機制（disturb mechanisms）產生的主要原因。因此，浮柵與浮柵之間的耦合是閃存存儲器技術發展的關鍵因素。

目前采用HARP（high aspect ratio process）制作工藝在淺溝槽中填充氧化物以形成淺溝槽隔離結構（STI），該淺溝槽隔離結構中氧化物的介電常數約為3.9，浮柵與浮柵之間的間距越小，浮柵和浮柵之間的耦合就越大。具體的，耦合的結果C=ks/d，其中k為淺溝槽填充氧化物的介電常數，s為淺溝槽隔離結構的面積，d為浮柵與浮柵之間淺溝槽隔離結構的長度，隨著浮柵和浮柵之間距離的縮小，浮柵之間的耦合將引起更強的干擾機制。

因此，需要一種新的制作半導體器件的方法，以解決現有技術中的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明提出了一種制作半導體器件的方法，包括：提供半導體襯底，在所述半導體襯底上依次形成墊氧化層和墊氮化物層；刻蝕所述墊氧化層、所述墊氮化物層和所述半導體襯底，以形成淺溝槽；在所述淺溝槽中填充第一隔離材料層，所述第一隔離材料層的表面與所述墊氮化物層的表面平齊；回刻蝕去除部分的所述第一隔離材料層；在剩余的所述第一隔離材料層上形成第二隔離材料層，所述第二隔離材料層的表面與所述墊氮化物層的表面平齊，其中所述第二隔離材料層具有比所述第一隔離材料層更小的介電常數；去除所述氮化物層和所述墊氧化層，以露出所述半導體襯底；在露出的所述半導體襯的表面上形成隧穿氧化物層；在所述隧穿氧化物層上形成浮柵；回刻蝕去除部分的所述第二隔離材料層。

優選地，還包括在回刻蝕去除部分的所述第二隔離材料層之后在所述半導體襯底上依次形成柵介電層和控制柵極材料層的步驟。

優選地，還包括在形成所述柵介電層和所述控制柵極材料層之后執行刻蝕工藝以形成柵極堆疊結構的步驟。