[發明專利]待調度驗證的非易失性寫入緩沖器數據保留

有效

• 申請號: 201410045411.2
• 申請日: 2014-02-07
• 公開（公告）號: CN103985411B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: K·A·考密茨;R·J·高斯;A·克利亞;D·S·艾布森;J·D·珊薩姆
• 申請（專利權）人: 希捷科技有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 何焜

發明概述

本發明的各個實施例一般涉及管理數據存儲設備中的數據。

根據一些實施例，非易失性（NV）緩沖器適于存儲具有所選邏輯地址的輸入寫入數據。寫入電路適于當在所述NV緩沖器中保留所述存儲的輸入寫入數據時，向NV主存儲器傳輸所述輸入寫入數據的副本。驗證電路適于在預定逝去時間間隔結束時，執行驗證操作以驗證所述輸入寫入數據的副本成功傳輸到所述NV主存儲器。

鑒于下文的詳細討論和附圖，可以理解表征本發明實施例的這些和其他特征以及方面。

附圖簡述

圖1提供根據本發明的各種實施例的數據存儲設備的功能框圖表示。

圖2示出根據一些實施例的圖1的設備的各方面。

圖3示出來自圖2的閃速存儲器的閃速存儲器單元格。

圖4示意地表示了根據一些實施例的閃速存儲器單元格的陣列的一部分。

圖5示出圖2的閃速存儲器陣列的擦除塊。

圖6表示用于圖2的非易失性（NV）寫入緩沖器的自旋力矩轉移隨機存取存儲器（STRAM）單元格。

圖7示出用于圖2的非易失性（NV）寫緩沖器的阻抗隨機存取存儲器（RRAM）單元格。

圖8示出用于圖2的非易失性（NV）寫入緩沖器的相變隨機存取存儲器（PCRAM）單元格。

圖9是根據一些實施例的NV緩沖器的可重寫非易失性存儲器單元格的布置的示意圖。

圖10提供了使用圖9所配置的可改寫存儲單元格的NV緩沖器的示例性格式。

圖11示出根據一些實施例由圖2的設備執行的示例性驗證操作。

圖12示出根據一些實施例由圖2的設備執行的比較運算。

圖13示出了根據進一步實施例由設備產生哈希值。

圖14示出根據一些實施例由圖3的電路產生的哈希值的使用。

圖15表示在根據一些實施例數據的不同寫入模式的使用。

圖16是根據本公開的各種實施例一般性表示可以執行的步驟的DATAWRITE例程。

發明詳述

本發明總體上涉及到在數據存儲設備中管理數據。

非易失性（NV）存儲器傾向于以該方式存儲數據：諸如從存儲設備去除電源之后，所存儲的數據保留在存儲器中，而不需要刷新操作以保持數據狀態。

可以執行寫入驗證操作（有時被稱為讀/寫驗證操作或簡單地驗證操作）以確保在寫操作期間數據已被成功地寫入到非易失性存儲器中。

通常，驗證操作可必需暫時在本地緩沖存儲器中緩存數據，將數據寫入到主存儲器，以使數據從局部緩沖器復制到主存儲器，從主存儲器讀取數據集，以及比較從主存儲器讀回的數據與在本地緩沖器中的原始數據集。如果兩個數據集匹配，寫入操作可以被驗證為已取得成功，以及本地緩沖器中的原始數據集可以被拋棄或以其他方式丟棄，以為其他數據騰出空間。

如果在完成驗證操作之前發生停電或其他干擾事件，或者如果在驗證操作之前數據損壞或從本地緩存拋棄，如果寫操作是不成功的，數據可能會丟失。由于這些風險，通常在將數據傳輸到NV主存儲器之前，使用非易失性（NV）本地緩沖器以臨時存儲高優先級的寫入數據。

在NV緩沖器中緩沖輸入數據實質上可以確保數據總是存儲在NV存儲器中，這往往會降低數據丟失的風險。此外，在NV緩沖器中緩沖輸入數據允許一旦主機接收數據則命令完成狀態安全地發往主機設備，允許隨后的寫入操作將數據移動到NV主存儲器以便在更適當的時間執行，而不需要寫入操作立刻給予響應。

雖然可操作，仍然存在持續的需要用于改進將寫入數據傳輸到NV主存儲器的方式。因此，本發明的各種實施例一般針對在數據存儲系統中提高數據完整性和系統可靠性。

如下面所解釋的，各個實施例中通常采用NV主存儲器（諸如閃速存儲器），所述NV主存儲器存儲來自主機設備的用戶數據。NV寫入緩沖器用于臨時緩沖待傳輸到主存儲器的寫入數據。NV寫入緩沖器可采取非閃速NV結構，諸如磁性隨機存取存儲器（MRAM），自旋力矩轉移隨機存取存儲器（STRAM），阻抗隨機存取存儲器（RRAM），相變隨機存取存儲器（PCRAM），等等。

輸入的寫入數據被存儲在NV寫入緩沖器中，以及寫入操作被調度并執行以從NV緩沖器向NV主存儲器復制寫入數據。一旦數據已被傳輸到NV主存儲器，啟動預定的逝去時間間隔。