[發明專利]MOS晶體管的制作方法

有效

• 申請號: 201410045265.3
• 申請日: 2014-01-30
• 公開（公告）號: CN104821276B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 何永根
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

本發明提供一種MOS晶體管的制作方法。所述MOS晶體管的制作方法包括：提供半導體襯底；在所述半導體襯底上形成高K柵介電層，所述高K柵介電層的初始厚度大于目標厚度；對所述高K柵介電層進行摻氮處理；對摻氮處理后的所述高K柵介電層進行減薄處理以使所述高K柵介電層的厚度等于所述目標厚度；在減薄后的所述高K柵介電層上形成金屬柵極。本發明可以提高溝道的流動性，且避免產生BTI問題。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種MOS晶體管的制作方法。

背景技術

隨著集成電路制造技術的不斷發展，MOS晶體管的特征尺寸也越來越小，為了降低MOS晶體管柵極的寄生電容，提高器件速度，高K柵介電層與金屬柵極的柵極疊層結構被引入到MOS晶體管中。為了避免金屬柵極的金屬材料對晶體管其他結構的影響，所述金屬柵極和高K柵介電層的柵極疊層結構通常采用“后柵（gate last）”工藝制作。

現有技術在制作上述柵極疊層結構時，為了提高MOS晶體管的性能和可靠性，會在形成高K柵介電層之后且在形成金屬柵極之前，通過離子注入的方式或者等離子體摻雜的方式對高K柵介電層進行摻氮處理。

制作MOS晶體管時，具體可以包括以下步驟：

參考圖1所示，在半導體襯底10上形成氧化硅材料的界面層（interface layer，IL）20，其厚度為

參考圖2所示，在界面層20上形成高K柵介電層30；

參考圖3所示，對高K柵介電層30進行摻氮處理；

參考圖4所示，在摻氮處理后的高K柵介電層30上形成金屬柵極40。

經過對采用上述方法形成的半導體器件進行檢測發現，上述摻氮處理大大降低了MOS晶體管溝道的流動性，且產生了偏壓溫度不穩定性（bias temperature instability，BTI）的問題，最終影響了MOS晶體管的性能。

此外，當采用“前柵（gate first）”工藝時，其同樣存在上述問題。

發明內容

本發明解決的問題是提供一種MOS晶體管的制作方法，可以提高溝道的流動性，且避免產生BTI問題。

為解決上述問題，本發明提供一種MOS晶體管的制作方法，包括：

提供半導體襯底；

在所述半導體襯底上形成高K柵介電層，所述高K柵介電層的初始厚度大于目標厚度；

對所述高K柵介電層進行摻氮處理；

對摻氮處理后的所述高K柵介電層進行減薄處理以使剩余的所述高K柵介電層的厚度等于所述目標厚度；

在減薄后的所述高K柵介電層上形成金屬柵極。

可選的，所述初始厚度大于或等于所述目標厚度小于或等于

可選的，所述初始厚度范圍包括所述目標厚度范圍包括

可選的，所述MOS晶體管的制作方法還包括：在形成所述高K柵介電層之前，在所述半導體襯底上形成界面層。

可選的，所述界面層的材料為氧化硅或氮氧化硅，所述界面層的厚度范圍包括

可選的，所述MOS晶體管的制作方法還包括：在形成所述高K柵介電層之前，對所述界面層進行等離子體處理或化學處理以形成氫氧根富集的表面。

可連的，所述MOS晶體管的制作方法還包括：在進行所述摻氮處理之后且在進行所述減薄處理之前，對所述高K柵介電層進行退火處理。