[發(fā)明專利]硅襯底上生長納米線的襯底處理方法

無效

• 申請?zhí)枺?/td>: 201410043865.6
• 申請日: 2014-01-29
• 公開（公告）號: CN103794474A
• 公開（公告）日: 2014-05-14
• 發(fā)明（設計）人: 楊濤;王小耶
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發(fā)明涉及半導體光電子及微電子材料生長技術領域，具體地涉及一種用于硅(Si)襯底上生長納米線的襯底處理方法。

背景技術

隨著微電子技術突飛猛進式的發(fā)展，在摩爾定律的驅使下，芯片內(nèi)單個器件的特征尺寸向著更小尺度不斷刷新紀錄的同時，也在逐漸達到極限和盡頭。尋找延續(xù)摩爾定律、保持微電子工業(yè)繼續(xù)前進的新方法、新途徑，是目前需要占領的高科技領域至高點。III-V族材料普遍具有電子遷移率高，電子有效質(zhì)量小的特點，在高速電子器件方面有重要且廣泛的應用。目前國際上已經(jīng)用單根InAs納米線制作出了平面場效應晶體管，但是平面器件不利于與當代CMOS工藝集成。實現(xiàn)及優(yōu)化在硅襯底上立式III-V族納米線的制備工藝，對制造CMOS工藝兼容下的高速甚至超高速電子器件及芯片具有重要意義。目前該領域的熱點是探索制造Si襯底上立式環(huán)柵陣列納米線場效應晶體管的相關技術，而最基礎層面的Si襯底上制備立式納米線的材料生長技術是該領域的核心技術之一。

在應用廣泛的金屬有機物化學氣相沉積(MOCVD)、分子束外延(MBE)及化學束外延(CBE)制備技術平臺下，傳統(tǒng)的襯底預處理方式多為有機溶液清洗襯底后，用HF溶液去除Si襯底表面部分或全部的自然氧化層，然后進行納米線生長。這樣制備出的納米線材料，納米線產(chǎn)出率不高，且襯底表面會有很多寄生體材料顆粒出現(xiàn)，對器件的后期工藝制作帶來不利影響。

圖1采用傳統(tǒng)處理工藝對襯底進行處理后制備的立式InAs納米線SEM形貌圖。如圖1所示，InAs納米線分布不均勻，高矮差別較大，且有大量的寄生顆粒物出現(xiàn)。

由現(xiàn)有Si襯底表面測試表征的文獻報道可知，普通的Si襯底表面有一定的起伏不平，襯底表面的自然氧化層厚度也不均一，且襯底會有一定的缺陷密度，這些因素都可能導致最終在Si表面制備出的立式納米線分布不均勻，長度和直徑分布范圍較大，襯底表面出現(xiàn)大量顆粒寄生物。減少或消除寄生物在襯底表面的出現(xiàn)，有利于立式環(huán)柵納米線場效應晶體管器件的工藝制作。

發(fā)明內(nèi)容

(一)要解決的技術問題

本發(fā)明意在解決Si襯底表面生長納米線存在的分布不均勻，納米線長度和直徑分布范圍較大，且有大量顆粒寄生物存在的形貌問題。通過改善并優(yōu)化襯底表面特征，進而制備出寄生物少、分布均勻的立式納米線。

(二)技術方案

為達到上述目的，本發(fā)明提供了一種在Si襯底上生長納米線的襯底處理方法，包括如下步驟：

S1、將Si襯底進行退火；

S2、將通過步驟S1退火后的襯底進行自然氧化；

S3、將通過步驟S2自然氧化后的襯底進行腐蝕。

根據(jù)本發(fā)明的一種實施方式，所述Si襯底晶向為(111)晶向。

根據(jù)本發(fā)明的一種實施方式，在所述步驟S1中，將所述Si襯底在700℃～1600℃溫度下高純氣氛(包括氮氣或氫氣)中退火，并在該溫度下保持8～12分鐘。

根據(jù)本發(fā)明的一種實施方式，在所述步驟S2中，在環(huán)境超凈度為千級的條件下自然氧化。

根據(jù)本發(fā)明的一種實施方式，在所述步驟S2中，所述自然氧化時間為12小時至72小時。

根據(jù)本發(fā)明的一種實施方式，在所述步驟S2結束后對所述Si襯底進行清洗再進行所述步驟S3。

根據(jù)本發(fā)明的一種實施方式，在所述步驟S3中，采用氫氟酸溶液進行腐蝕。

根據(jù)本發(fā)明的一種實施方式，所述氫氟酸質(zhì)量百分濃度可以為0.5％～5％，腐蝕的時間為3～20秒鐘。

根據(jù)本發(fā)明的一種實施方式，所述納米線為III-V族納米線。

(三)有益效果

本發(fā)明通過高溫退火-自然氧化-腐蝕步驟的結合，對需要生成納米線的Si襯底進行了表面處理，消除了襯底可能存在的缺陷，在其襯底上制備納米線，可大幅提高納米線的分布均勻性及長短一致性，較強的抑制寄生顆粒物的出現(xiàn)。

附圖說明

為了進一步說明本發(fā)明的具體技術內(nèi)容，下面結合實例及附圖詳細說明，其中：

圖1為采用傳統(tǒng)處理工藝對Si襯底進行處理后制備的立式InAs納米線SEM形貌圖；

圖2為本發(fā)明的Si襯底處理方法的流程圖；

圖3為采用本發(fā)明的方法對Si襯底進行處理后制備的立式InAs納米線SEM形貌圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明作進一步的詳細說明。