[發明專利]半導體結構

有效

• 申請號: 201410042543.X
• 申請日: 2014-01-28
• 公開（公告）號: CN103762208A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 張何偉
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/488;H01L23/31
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 徐潔晶

技術領域

本發明是有關于一種半導體結構，且特別是有關于一種具有接地焊線的半導體結構。

背景技術

受到提升工藝速度及尺寸縮小化的需求，半導體元件變得甚復雜。當工藝速度的提升及小尺寸的效益明顯增加時，半導體元件的特性也出現問題。特別是指，較高的工作時脈（clock?speed）在信號電位（signal?level）之間導致更頻繁的轉態（transition），因而導致在高頻下或短波下的較高強度的電磁放射（electromagnetic?emission）。電磁放射可以從半導體元件及鄰近的半導體元件開始輻射。假如鄰近的半導體元件的電磁放射的強度較高，此電磁放射是負面地影響半導體元件的運作。

因此，如何降低電磁放射對半導體元件的影響是本技術領域業者努力方向之一。

發明內容

本發明是有關于一種半導體封裝件，可降低半導體封裝件的電磁輻射強度。

根據本發明，提出一種半導體結構。半導體結構包括一承載盤、一芯片、一第一接地焊線及一第二接地焊線。承載盤具有一第一表面及一第二表面，第一表面與第二表面具有高度差。芯片設于承載盤的第一表面且具有一有源面。第一接地焊線連接有源面與第二表面。第二接地焊線連接第一表面與第二表面。

為讓本發明的上述內容能更明顯易懂，下文特舉實施例，并配合所附附圖，作詳細說明如下：

附圖說明

圖1繪示依照本發明一實施例的半導體封裝件的剖視圖。

圖2繪示本實施例的返回電流路徑的示意圖。

圖3繪示圖1的局部外觀圖。

圖4繪示依照本發明另一實施例的半導體封裝件的外觀圖。

【附圖標記說明】

10：電路板

11、113：接地點

100、200：半導體封裝件

110：承載盤

110r：隔離槽

110u1：第一表面

110u2：第二表面

111：芯片承載部

112：折彎板

1121、2121：焊線承載部

1122、2122：連接部

1123：周向延伸部

120：外引腳

130：芯片

130u：有源面

131：接墊

140：焊線

150：第一接地焊線

151：第一A端

152：第一B端

160：第二接地焊線

161：第二A端

162：第二B端

170：封裝體

180：第三接地焊線

190：第四接地焊線

S1：信號電流

S2：返回電流

L1：第一路徑長度

L2：第二路徑長度

具體實施方式

圖1繪示依照本發明一實施例的半導體封裝件的剖視圖。半導體封裝件100包括承載盤110、數根外引腳120、芯片130、數條焊線140、至少一第一接地焊線150、至少一第二接地焊線160及封裝體170。

承載盤110具有第一表面110u1及第二表面110u2，其中第一表面110u1與第二表面110u2之間具有高度差。第二表面110u2的位置高于第一表面110u1，且位于芯片130的有源面130u與第一表面110u1之間。

外引腳120從封裝體170伸出，以電性連接于電路板10。焊線140連接外引腳120與芯片130，可使芯片130通過焊線140與外引腳120電性連接于電路板10。外引腳120與承載盤110隔離，如此可避免外引腳120與承載盤110電性短路。

芯片130設于承載盤110的第一表面110u1且包括數個接墊131，其中接墊131位于有源面130u。一信號電流S1可從芯片130的接墊131輸出，并經由焊線140、外引腳120至電路板10，以供電路板10處理。

第一接地焊線150連接有源面130u與第二表面110u2，而第二接地焊線160連接第一表面110u1與第二表面110u2。信號電流S1經過電路板10后，以返回電流S2形式依序經由電路板10的接地點11、承載盤110、第二接地焊線160及第一接地焊線150返回芯片130的有源面130u。上述接地點11例如是形成于電路板10上的一焊點。