[發明專利]制備嵌入式鍺硅外延的表面處理方法有效
| 申請號： | 201410042486.5 | 申請日： | 2014-01-29 |
| 公開（公告）號： | CN103745956A | 公開（公告）日： | 2014-04-23 |
| 發明（設計）人： | 肖天金;邱裕明 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/8238 | 分類號： | H01L21/8238 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 陸花 |
| 地址： | 201203 上海市*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 制備 嵌入式 外延 表面 處理 方法 | ||
1.一種制備嵌入式鍺硅外延的表面處理方法，其特征在于包括：?
在半導體器件晶圓的硅襯底中形成NMOS晶體管結構和PMOS晶體管結構；并在NMOS晶體管結構上布置用于掩模的光阻，并隨后對半導體器件晶圓的硅襯底進行干法刻蝕，在PMOS晶體管結構上形成源漏凹槽；?
通過離子注入工藝，在源漏凹槽表面形成非晶態多晶硅層；?
去除用于掩模的光阻；?
清洗非晶態多晶硅層的表面；?
利用第一氣體原位腐蝕非晶態多晶硅層，露出硅襯底表面；?
利用第二氣體執行外延生長前的烘烤；?
執行SiGe沉積，形成嵌入式SiGe源漏結構。?
2.根據權利要求1所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，非晶態多晶硅層的厚度介于??????????????????????????????????????????????????之間。?
3.根據權利要求1或2所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，離子注入工藝使用的注入離子為Si+、N+和N2+中的一種或多種。?
4.根據權利要求1或2所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，離子注入工藝的溫度為零下100℃至0℃。?
5.根據權利要求1或2所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，通過調節離子注入工藝的注入能量、注入劑量、注入角度和注入旋轉次數，在源漏凹槽表面形成???的非晶態多晶硅層。?
6.根據權利要求1或2所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，所述第一氣體為HCl、Cl2、或HCl與Cl2的混合氣體。?
7.根據權利要求1或2所述的制備嵌入式鍺硅外延的表面處理方法，其特征在于，所采用的氣體為氫氣H2。?
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410042486.5/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種旋流液渣固化的氣流床氣化爐
- 下一篇：硬質合金絲攻
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
