[發(fā)明專利]晶圓級封裝結(jié)構(gòu)及其形成方法、以及封裝方法

有效

• 申請?zhí)枺?/td>: 201410041994.1
• 申請日: 2014-01-28
• 公開（公告）號: CN103762221B
• 公開（公告）日: 2017-01-11
• 發(fā)明（設(shè)計）人: 劉張波;王之奇;喻瓊;王蔚
• 申請（專利權(quán)）人: 蘇州晶方半導(dǎo)體科技股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝技術(shù)，特別涉及一種晶圓級封裝結(jié)構(gòu)及其形成方法、以及封裝方法。

背景技術(shù)

影像傳感器是一種能夠感受外部光線并將其轉(zhuǎn)換成電信號的傳感器。在影像傳感器芯片制作完成后，再通過對影像傳感器芯片進行一系列封裝工藝從而形成封裝好的影像傳感器，以用于諸如數(shù)碼相機、數(shù)碼攝像機等等的各種電子設(shè)備。

傳統(tǒng)的影像傳感器封裝方法通常是采用引線鍵合（Wire?Bonding）進行封裝，但隨著集成電路的飛速發(fā)展，較長的引線使得產(chǎn)品尺寸無法達到理想的要求，因此，晶圓級封裝（WLP：Wafer?Level?Package）逐漸取代引線鍵合封裝成為一種較為常用的封裝方法。晶圓級封裝技術(shù)是對整片晶圓進行封裝測試后再切割成單顆芯片的技術(shù)，晶圓級封裝具有以下的優(yōu)點：能夠?qū)Χ鄠€晶圓同時加工，封裝效率高；在切割前進行整片晶圓的測試，減少了封裝中的測試過程，降低測試成本；封裝芯片具有輕、小、短、薄的優(yōu)勢。

利用現(xiàn)有的晶圓級封裝技術(shù)對影像傳感器進行封裝時，為了在封裝過程中保護影像傳感器的感光元件不受損傷及污染，通常需要在晶圓上表面形成一個封裝蓋從而保護其感光元件。但即使封裝蓋是透明的，仍會影響光線的傳遞，使得影像傳感器的感光元件對光線的接受與發(fā)射不順利，從而影響芯片的整體性能。因此，在封裝工藝的最后，還需要再把所述封裝蓋與晶粒剝離開。

然而，現(xiàn)有技術(shù)預(yù)先將封裝蓋與晶粒剝離開后，隨后封裝過程中的刻蝕、清洗等工藝又會對晶粒造成一定的損傷，對影像傳感器的性能造成不良影響。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種晶圓級封裝結(jié)構(gòu)及其形成方法、以及封裝方法，在封裝工藝完成后，封裝蓋與晶粒間自動分離，且避免了對晶粒造成損傷。

為解決上述問題，本發(fā)明提供一種晶圓級封裝結(jié)構(gòu)，包括：待封裝晶圓，所述待封裝晶圓包括若干芯片區(qū)域和位于芯片區(qū)域之間的切割道區(qū)域，且所述待封裝晶圓包括第一面和與所述第一面相對的第二面；位于所述待封裝晶圓芯片區(qū)域第一面的焊墊和感光元件；覆蓋于所述焊墊和切割道區(qū)域表面的第一圍堤結(jié)構(gòu)，位于第一圍堤結(jié)構(gòu)上方的第二圍堤結(jié)構(gòu)，第二圍堤結(jié)構(gòu)的寬度小于第一圍堤結(jié)構(gòu)的寬度，且第二圍堤結(jié)構(gòu)的位置對應(yīng)于切割道區(qū)域?qū)?yīng)的位置；與所述待封裝晶圓第一面相對設(shè)置的封裝蓋，且通過所述第一圍堤結(jié)構(gòu)和第二圍堤結(jié)構(gòu)將封裝蓋與待封裝晶圓固定接合。

可選的，所述第二圍堤結(jié)構(gòu)的寬度小于切割道區(qū)域的寬度。

可選的，所述第二圍堤結(jié)構(gòu)位于第一圍堤結(jié)構(gòu)表面，且第二圍堤結(jié)構(gòu)和第一圍堤結(jié)構(gòu)為一體結(jié)構(gòu)。

可選的，所述第一圍堤結(jié)構(gòu)的頂部高于感光元件的頂部。

可選的，所述第一圍堤結(jié)構(gòu)頂部至感光元件頂部的距離為1μm至50μm。

可選的，所述第二圍堤結(jié)構(gòu)為一個或多個分立的結(jié)構(gòu)。

可選的，所述第二圍堤結(jié)構(gòu)和第一圍堤結(jié)構(gòu)之間還形成有一個或多個第三圍堤結(jié)構(gòu)。

可選的，所述第一圍堤結(jié)構(gòu)和第二圍堤結(jié)構(gòu)的材料為光刻膠或樹脂；所述封裝蓋的材料為無機玻璃、有機玻璃或硅基底。

相應(yīng)的，本發(fā)明還提供一種晶圓級封裝結(jié)構(gòu)的形成方法，包括：提供待封裝晶圓，所述待封裝晶圓包括若干芯片區(qū)域和位于芯片區(qū)域之間的切割道區(qū)域，所述待封裝晶圓包括第一面和與所述第一面相對的第二面，且所述待封裝晶圓芯片區(qū)域的第一面具有焊墊和感光元件；形成覆蓋于所述焊墊和切割道區(qū)域表面的初始圍堤結(jié)構(gòu)；對所述初始圍堤結(jié)構(gòu)進行裁剪處理，形成第一圍堤結(jié)構(gòu)、以及位于第一圍堤結(jié)構(gòu)上方的第二圍堤結(jié)構(gòu)，所述第二圍堤結(jié)構(gòu)的寬度小于第一圍堤結(jié)構(gòu)的寬度，所述第一圍堤結(jié)構(gòu)覆蓋于焊墊和切割道區(qū)域表面，所述第二圍堤結(jié)構(gòu)的位置對應(yīng)于切割道區(qū)域?qū)?yīng)的位置；形成與待封裝晶圓第一面相對封裝蓋，且通過所述第一圍堤結(jié)構(gòu)和第二圍堤結(jié)構(gòu)將封裝蓋與待封裝晶圓固定接合。

可選的，所述裁剪處理的工藝為鐳射工藝或曝光顯影工藝。

可選的，所述初始圍堤結(jié)構(gòu)的材料為正光刻膠時，所述裁剪處理的工藝為鐳射工藝或曝光顯影工藝；所述初始圍堤結(jié)構(gòu)的材料為負光刻膠或樹脂時，所述裁剪處理的工藝為鐳射工藝。

可選的，通過直接鍵合或利用粘合劑粘合的工藝將封裝蓋與待封裝晶圓固定接合。

可選的，所述第一圍堤結(jié)構(gòu)的頂部高于感光元件的頂部。

可選的，所述第一圍堤頂部至感光元件頂部的距離為1μm至50μm。

可選的，所述第二圍堤結(jié)構(gòu)為一個或多個分立的結(jié)構(gòu)，所述第二圍堤結(jié)構(gòu)的寬度小于切割道區(qū)域的寬度。