[發(fā)明專利]半導(dǎo)體存儲裝置

有效

• 申請?zhí)枺?/td>: 201410039519.0
• 申請日: 2014-01-27
• 公開（公告）號: CN104810050B
• 公開（公告）日: 2018-07-17
• 發(fā)明（設(shè)計）人: 村上洋樹;荒川賢一
• 申請（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 張然;李昕巍

本發(fā)明提供一種半導(dǎo)體存儲裝置。半導(dǎo)體存儲裝置包括生成正確的鉗位電壓的鉗位電壓生成電路（200）。鉗位電壓生成電路包括：仿真用晶體管（220），漏極耦合于VDD電源，源極耦合于節(jié)點(diǎn)（N5），鉗位電壓耦合于柵極；電流設(shè)定電路（230），連接于節(jié)點(diǎn)（N5）與接地電位之間，對從節(jié)點(diǎn)（N5）流至接地電位的電流進(jìn)行設(shè)定；以及調(diào)節(jié)器（210），輸入從節(jié)點(diǎn)（N5）反饋的電壓與基準(zhǔn)電壓（VREF），并輸出VCLMP電壓。電流設(shè)定電路（230）可復(fù)制位線（BL）的電流，可使仿真用晶體管（220）近似于電荷轉(zhuǎn)移晶體管（TG）。

技術(shù)領(lǐng)域

本發(fā)明涉及一種與非（Not AND，NAND）型閃速存儲器（flash memory）等半導(dǎo)體存儲裝置的電壓生成電路，尤其涉及一種生成可用于位線鉗位電壓（bit line clampvoltage）等的電壓的電壓生成電路。

背景技術(shù)

在閃速存儲器的讀出動作中，對位線進(jìn)行預(yù)充電之后，從讀出放大器（senseamplifier）切斷位線，在位線上生成與存儲單元的數(shù)據(jù)狀態(tài)相應(yīng)的電位，通過讀出放大器來檢測該位線的電位。在位線與讀出放大器之間，連接有電荷轉(zhuǎn)移晶體管，該電荷轉(zhuǎn)移晶體管用于控制對位線的預(yù)充電及位線的電荷轉(zhuǎn)移。電荷轉(zhuǎn)移晶體管的動作根據(jù)由鉗位電壓生成電路所生成的鉗位電壓而受到控制。

一般而言，鉗位電壓生成電路為了判定數(shù)據(jù)“0”或“1”，必須生成低電壓的鉗位電壓。因此，某現(xiàn)有的鉗位電壓生成電路是使用閾值低的固有（intrinsic）型晶體管而構(gòu)成，但此種晶體管存在閾值的不均大的缺點(diǎn)。為了避免此問題，在專利文獻(xiàn)1中，揭示有一種鉗位電壓生成電路，其在電流鏡電路的輸入段與接地電位之間設(shè)置電阻分壓電路，在電阻分壓電路的輸出與電流鏡電路的輸出段之間設(shè)置電位設(shè)定電路，從電流鏡電路的輸出段生成鉗位電壓。

而且，為了防止存儲單元所存儲的數(shù)據(jù)的誤讀出，專利文獻(xiàn)2揭示有圖1所示的鉗位電壓生成電路。如該圖1所示，電荷轉(zhuǎn)移晶體管30的一端連接于位線BL，另一端連接于讀出放大器20。電荷轉(zhuǎn)移晶體管30的柵極連接于鉗位電壓生成電路10。鉗位電壓生成電路10具備恒電流源14、作為開關(guān)元件的N溝道金屬氧化物半導(dǎo)體（N-channel Metal OxideSemiconductor，NMOS）晶體管12及NMOS晶體管13、具有與電荷轉(zhuǎn)移晶體管30相同的閾值電壓的NMOS晶體管15、及可變電阻器16。

讀出放大器20具備NMOS晶體管21、電容器22及鎖存電路（latch circuit）23。NMOS晶體管21的漏極連接于電源節(jié)點(diǎn)VDD/VSS，源極連接于讀出節(jié)點(diǎn)TDC，NMOS晶體管21將讀出節(jié)點(diǎn)TDC設(shè)定為電源電壓VDD及接地電壓VSS中的任一者。

在讀出動作中，起先，通過鉗位電壓生成電路10將位線BL充電至預(yù)充電電壓VPRE。具體而言，晶體管12導(dǎo)通，晶體管13關(guān)閉。可變電阻器16的電阻值是以該可變電阻器16的壓降達(dá)到預(yù)充電電壓VPRE的方式來進(jìn)行設(shè)定。借此，對電荷轉(zhuǎn)移晶體管30的柵極，施加“VPRE+Vth”作為BL鉗位電壓BLCLAMP。此時，讀出節(jié)點(diǎn)TDC被充電至電源電壓VDD。電荷轉(zhuǎn)移晶體管30在位線BL達(dá)到預(yù)充電電壓VPRE的時點(diǎn)關(guān)閉。

繼而，晶體管12關(guān)閉，晶體管13導(dǎo)通，對電荷轉(zhuǎn)移晶體管30的柵極施加0V作為鉗位電壓BLCLAMP，電荷轉(zhuǎn)移晶體管30關(guān)閉，位線BL成為浮動狀態(tài)。繼而，對選擇字線施加讀出電壓，對非選擇字線施加讀出通過電壓，選擇晶體管ST1及選擇晶體管ST2導(dǎo)通，源極線CELSRC例如為0V。

繼而，鉗位電壓生成電路10生成電壓“Vsen+Vth”作為鉗位電壓BLCLAMP。這是通過將可變電阻器16的壓降設(shè)定為讀出電壓Vsen而實(shí)現(xiàn)。當(dāng)選擇存儲單元導(dǎo)通時，位線BL放電，位線BL的電壓變成讀出電壓Vsen以下，電荷轉(zhuǎn)移晶體管30導(dǎo)通。當(dāng)電荷轉(zhuǎn)移晶體管30導(dǎo)通時，被充電至電源電壓VDD的讀出節(jié)點(diǎn)TDC放電。讀出放大器20判定選擇存儲單元的存儲數(shù)據(jù)為“1”，并將該判定結(jié)果保持于鎖存電路23中。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)